我都不会，牛人帮忙看看啊，是英伟达的笔试题目：）
两道HDL题目，牛人帮忙看看哈 谢谢
规定：英语作答，不能写Verilog，必须用门电路表示
1.
设计A[9:0]*1101.10111的电路，要求用尽可能少的门
2.
设计地址生成器，要求依次输出以下序列：
0,8,2,10,4,12,...,15,
16,24,18,26,...,31,
32,40,34,42,...,47,
48,56,50,58,...,63,
64,72,66,76,...,79
字体: 小 中 大 | 打印 发表于: 2008-9-25 08:29 作者: sarahwang 来源: EDA中国门户网站
我都不会，牛人帮忙看看啊，是英伟达的笔试题目：）
两道HDL题目，牛人帮忙看看哈 谢谢
规定：英语作答，不能写Verilog，必须用门电路表示
1.
设计A[9:0]*1101.10111的电路，要求用尽可能少的门
2.
设计地址生成器，要求依次输出以下序列：
0,8,2,10,4,12,...,15,
16,24,18,26,...,31,
32,40,34,42,...,47,
48,56,50,58,...,63,
64,72,66,76,...,79
最新回复
qingchuyu (2008-9-25 10:20:03)
就在这个版,去搜搜吧
reset_n (2008-9-25 11:57:38)
no2， 20bit, every bit use a clock pulse to drive, set the master clock freqeuncy is M,
from the bit0 to bit 19, the clock frequency is M, 4M, 2M, 8M . . . . . .
================================================================
哈哈，英文不太好，问题2就是用20个clock脉冲来产生，根绝序列选择相关的分频脉冲
比如 1到4 bit位 ，将如souce clock的频率为 M，那么bit 0 时钟频率为 M, bi1为4M, bit 2为 2M, bit3为 8M
其他以此类推拉
=================================================================
最进在论坛上看到好多笔试题，10月分我也要找工作了，哪位朋友给介绍个就好了，嘿嘿~
jungswee (2008-9-25 12:03:14)
sarl01 (2008-9-25 20:29:57)
neptune1983 (2008-9-25 23:13:23)
neptune1983 (2008-9-25 23:32:11)
amin2008 (2008-9-26 00:02:30)
S.Gerrard (2008-10-08 20:06:53)
还不能用verilog
感觉好难的说
ninipa (2008-10-08 20:48:35)