用户菜单

• 给我留言
• 加入好友
• 发短消息
• 我的介绍
• 论坛资料
• 空间管理

标题搜索

我的存档

• 2008年05月
• 2008年04月

最新评论

• [日志] 这个书的错误很多很多，都说这本书好。其实，我感觉是矮子里拔

最新收藏

• [日志] QuartusII警告信息大解析
• [日志] 在quartus 和 ISE 里直接调用modelsim的方法
• [日志] 面试结束时，比较好的问题（转贴）
• [日志] 【转】verilog良好代码编写风格25条
• [日志] 决定高薪的细节守则

我的回复

• EDA课程设计报告（线性相位FIR滤波器（17阶）的VHDL语言设计）
• 如何把握测试文件呢
• 请教：循环语句的综合问题
• 浅谈逻辑设计如何入门
• 求教：阶乘运算循环超过5000迭代次数
• 求助：序列检测器的设计
• 十分钟学会ISE
• 怎样才能精通verilog
• fpga资料免费下！
• 『经典』Modelsim仿真教程(Altera篇)

收藏的帖子

• 最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解》飞思科技产品研发中心
• 浅谈逻辑设计如何入门
• fpga资料免费下！
• 『经典』Modelsim仿真教程(Altera篇)
• 真正的免费　Modelsim的讲座视频
• 找遍全世界，目前最好的modelsim教程
• Modelsim百问
• 基于Quartus II + ModelSim SE的后仿真(Verilog版)
• 基于FPGA的JPEG图像压缩芯片设计（49 页）
• 有关ModelSim一些问题的链接（不更新中...）！

最新来客

• 

  estdiana

• 

  liuchuansong

• 

  156818

• 

  157092

• 

  kenadmin

• 

  crystal99

• 

  146934

• 

  wangxianzong

• 

  chenchao237

• 

  pldvhdl

• 

  zxponline

• 

  178896

我的足迹

• [日志] 转载：FFT的FPGA实现
• [日志] 80后做到了,你就成熟了
• [日志] 找朋友，共同学习和进步
• [日志] (精华)(转载)2一段真实在个人经历, 给那些迷失方向的朋友
• [日志] (精华)1一段真实在个人经历, 给那些迷失方向的朋友
• [日志] 今天开始焊板子了
• [日志] 关于回复各位朋友的问题
• [日志] ISE较详细的设计流程
• [日志] 关于《Verilog HDL数字系统设计》的练习题1
• [日志] 关于《Verilog HDL数字系统设计》的练习题2

我的好友

• 

  tarzandavid

• 

  风之翼

• 

  vfdff

• 

  lionheart117

• 

  fjdalian

数据统计

• 访问量: 314
• 日志数: 6
• 建立时间: 2008-04-12
• 更新时间: 2008-05-03

RSS订阅