首页
行业资讯
个人专栏
专题讨论
搜索
vxworks
Linux/uClinux
Windows CE
XP Embedded
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
专业培训
求职招聘
书籍推荐
说文解字
您的位置:
EDA中国门户网站
>>
论坛
>>
HDL语言
>>
查看帖子
最新更新主题
求:AMBA AHB总线代码
为什么我的eda元很快就用完?
verilog高手请进
VHDL如何快速注销掉一段程序
上传点资料
数字ASIC交流群
这里有人做传感器的没
致EDA:敬爱的哥哥姐姐们...
大家帮忙看看这道题
设计好的模块如何实现符号化和复用?????
月度关注热点
大家都用什么写verilog
华为大规模逻辑电路设计指导书!内部资料,绝对经典!
TCL Script设计教程
免费下载EDACN技术月刊
ModModelsim_6.0_使用教程-很详细
急!!! Xst:2677的问题
为什么databuf[9:0]<={0,din,1}这表达式不行?
两道HDL题目,牛人帮忙看看哈
会综合出带 clock gating 的dff ?
FPGA实例导航
使用Textio输出如何得到16进制数?
字体:
小
中
大
|
打印
发表于: 2008-8-26 15:52 作者: yinfun 来源: EDA中国门户网站
如何将Textio导出的文件写入数据的格式控制为16进制?
谢谢!
查看全部回复
我也来说两句