请问如何解析AHB总线协议并翻译成DRAM控制器的请求

各位前辈们，小弟最近在做一个基于AHB总线的SDRAM控制器。我的想法是用一个AHB slave模块来接收总线上的操作命令，但是我不知道这些总线的要求该如何转换成SDRAM控制器的请求。比如总线跟SDRAM的位宽可能不一样，burst长度可能不一样，还有经过一个SDRAM controller后如何才能及时的相应总线的要求，比如写一个错误的地址要立刻返回一个ERROR的response而不能让总线发下一个请求？如果在AHB Slave模块使用FIFO缓存地址跟数据的话，他们的读写命令在什么时候产生？

谢谢了先