首页
行业资讯
个人专栏
专题讨论
搜索
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
vxworks
Linux/uClinux
Windows CE
XP Embedded
原理图大集合
专业培训
求职招聘
PowerPCB
书籍推荐
说文解字
CAM350
Allegro
您的位置:
EDA中国门户网站
>>
论坛
>>
芯片综合
>>
查看帖子
最新更新主题
求教 max_capacitance和max_transition存在的意义??
同样的路径,为何dc和pt报告差别如此之大?
(免费)ARM_uC/OS II相关资料
基于ARM7TDMI的uClinux移植(浙大的一篇论文)
ARM IP源码(VHDL & Verilog)
ARM手册(英文版)
8051 IP(Verilog & VHDL)
关于任意分频时钟的约束和门控问题求助
(免费)ARM学习手册(英文版811页)
(免费)ARM资料大放送
月度关注热点
一到联发科的笔试题,希望能给出答案的思路
[求助]华为的芯片设计这个职位有人了解么
请教大家一个关于加约束的问题~~~~
请教陈涛版主
一个关于DC有趣的事情
关于clock的问题
9个不太确定,未及尝试的问题(有老大的答案了)
问个笔试题
陈涛,如何能跟你一样牛?如何也能当上版主?
三分频电路的verilog描述及其综合结果
pt中set_disab;le_timing与set_false_path有什么区别呢?
字体:
小
中
大
|
打印
发表于: 2008-9-28 20:13 作者: reset_n 来源: EDA中国门户网站
pt中set_disab;le_timing与set_false_path有什么区别呢?
感觉很相似,还请大家指教
我也来说两句
查看全部回复
最新回复
mnluan
(2008-9-28 21:58:49)
我的理解是
set_disable_timing 是对cell中指定的timing arc不分析。
set_false_path是对指定路径中的cell不分析,这些cell中可能有多个timing arc。
reset_n
(2008-9-29 00:02:53)
有道理
查看全部回复
我也来说两句
最新回复
mnluan (2008-9-28 21:58:49)
set_disable_timing 是对cell中指定的timing arc不分析。
set_false_path是对指定路径中的cell不分析,这些cell中可能有多个timing arc。
reset_n (2008-9-29 00:02:53)