首页
行业资讯
个人专栏
专题讨论
搜索
vxworks
Linux/uClinux
Windows CE
XP Embedded
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
专业培训
求职招聘
书籍推荐
说文解字
您的位置:
EDA中国门户网站
>>
论坛
>>
HDL语言
>>
查看帖子
最新更新主题
问一超级菜关于触发器的问题
仿真结果不一致(verilog),晕死!
怎么用vhdl产生可综合的ram控制信号,即时序
跪求版主帮忙!!!
请教个关于复位信号的问题。谢谢
请教版主??
求在Verilog hdl用文本模式编写N进制计数器的步骤
RS232,RS422的数据传送问题
求助一段键盘防抖动代码的理解
发一个verilog写的格雷码计数器
月度关注热点
大家都用什么写verilog
华为大规模逻辑电路设计指导书!内部资料,绝对经典!
TCL Script设计教程
免费下载EDACN技术月刊
两道HDL题目,牛人帮忙看看哈
探讨for循环综合后仿真永久循环的问题
会综合出带 clock gating 的dff ?
笔试题:异步时钟域,快向慢用什么方法?慢向快用什么方法?
FPGA实例导航
请教此代码综合的结果如何?
为什么我对输出赋值了还报没有驱动的warning?
字体:
小
中
大
|
打印
发表于: 2008-9-02 16:34 作者: deaddy 来源: EDA中国门户网站
Warning (10034): Output port "DtoIIC[6]" at IIC.v(31) has no driver
我也来说两句
查看全部回复
最新回复
cryinrain_cug
(2008-9-02 22:09:09)
输出怎么可以赋值?
是你的电路代码中忘记描述它的电路实现了吧?
deaddy
(2008-9-03 09:07:11)
找到原因了,谢谢
查看全部回复
我也来说两句
最新回复
cryinrain_cug (2008-9-02 22:09:09)
是你的电路代码中忘记描述它的电路实现了吧?
deaddy (2008-9-03 09:07:11)