ASIC Design Verification Verilog SystemVerilog SystemC Vera Synopsys Candence VCS DC NC Prototype FPGA Synplify Pro Xilinx ISE Chipscope Altera 本人喜交天下有志朋友, 技术交流、观点讨论可联系我(Nick) : 021-61202790(转223)

发布新日志

331/212>

我的存档

数据统计

  • 访问量: 1290
  • 日志数: 14
  • 建立时间: 2008-04-08
  • 更新时间: 2008-04-26

RSS订阅

Open Toolbar