ASIC Design Verification Verilog SystemVerilog SystemC Vera Synopsys Candence VCS DC NC Prototype FPGA Synplify Pro Xilinx ISE Chipscope Altera 本人喜交天下有志朋友， 技术交流、观点讨论可联系我（Nick） ： 021-61202790（转223）
- [日志] 我前面的猜测没错：手机电视标准确是信产部和广电利益之争 2008-04-23
- [日志] 老板保密的，通过细节就能看到 2008-04-18
- [日志] 视频编解码IP核怎样才能赚钱？【赚】 2008-04-18
- [日志] 为什么大学毕业生工作难找？【转】 2008-04-16
- [日志] 一个TD测试工程师的独白【转】 2008-04-16
- [日志] 牛逼，手机电视标准之争【转】 2008-04-16
- [日志] 深圳适合发展IC设计，还是上海适合发展IC设计？ 2008-04-15
- [日志] 08年大陆最具发展潜力的10家IC设计公司 2008-04-09
- [日志] 牛逼，已覆盖北京的TD信号已经可以视频电话 2008-04-09
- [日志] 有意思的消息：对比IC领域看出******畋鸷途嗬� 2008-04-08
- [日志] 干ASIC验证好，还是干ASIC设计好？ 2008-04-08
