利用高级Cyclone III FPGA PLL，提高灵活性，增加集成度－技术白皮书

使用Cyclone III PLL的优点——灵活性、集成和使用方便

一个Cyclone III PLL是完整的时钟合成器，能够产生5路时钟输出。这些时钟可以输出给器件的任意引脚，大大提高了电路板上其他器件时钟的灵活性。时钟补偿模式使设计人员能够调整PLL输出时钟和输入时钟的相位关系。利用PLL提供的不同时钟补偿模式(参见表1)，以及专用时钟输出引脚，设计人员可以针对具体应用定制电路板时钟方案。在所有器件中，除了最小的器件，Cyclone III FPGA每个器件都提供4路独立PLL。此外，多个PLL可以级联，更灵活地满足系统时钟要求，例如粒度更大的时钟频率。

Cyclone III器件还能够灵活地处理各种不同的I/O标准，把它们转换成其他的I/O标准。这样，一个时钟输入就可以和电路板的其他芯片实现接口，包括使用SSTL的DDR2 SDRAM以及使用LVTTL的LED驱动器。这避免了采用外部元件，例如时钟驱动器、电压转换器或者分立的PLL，从而减少了材料，降低了成本，缩小了电路板面积。

表1. 时钟补偿模式