利用高级Cyclone III FPGA PLL，提高灵活性，增加集成度－技术白皮书

这一例子利用了Cyclone III PLL的多种特性。首先是能够驱动多个时钟。这一应用有FPGA必须产生的多个时钟域。它必须从视频源获得时钟频率，为存储器接口和FPGA内部逻辑生成时钟，以及LCD显示器需要的多路时钟。取决于LCD的大小和分辨率，面板可能需要多路时钟驱动。使用大量输出和多个PLL可以生成内部和外部需要的所有时钟。

第二个特性是重新配置能力。在很多情况下，并不知道时钟速率。视频源可能会有不同的格式和不同的时钟频率，不同的面板也有不同的LCD刷新率和分辨率，并且会随时改变。宽频PLL支持采用多种不同的源，随时对频率进行切换和重新调整。在其他FPGA体系结构中，需要对整个FPGA进行重新配置，以产生合适的时钟，但是这种重新配置非常耗时，而且需要特殊的设计考虑。Cyclone III PLL重新配置特性保证了这一切能够顺利进行，从而缩短了停机时间。

这一设计还利用了动态相移功能。视频处理的数据量很大，用户可能需要在片外存储大量的数据。利用器件中的第二个PLL以及Altera的自动校准PHY IP，FPGA能够针对PVT进行调整，在最佳数据窗口采样，简化了与DDR和DDR2存储器的接口。

Cyclone III器件的逻辑容量，结合PLL技术的进步以及大量的PLL，整个系统可以集成在一片Cyclone III FPGA中，从而大大降低了成本。

总结

和Cyclone III中的其他特性一样，PLL性能大幅度提高，设计人员在一片FPGA能够比以前实现更多的功能。PLL和FPGA架构相结合提高了集成度，从而降低了成本。定制实现PLL多路输出使设计人员有更多的选择进行设计，更加灵活。而且，由于Altera非常重视FPGA的软件设计，因此，设计人员能够在系统中轻松地配置PLL。

详细信息

■ 使用免费的Quartus II网络版软件设计Cyclone III器件：

www.altera.com/support/software/download/sof-download_center.html

致谢

■Jim Foroudian，组件应用工程经理，Altera公司。

■Stephen Lim，低成本产品营销经理，Altera公司。