首页
行业资讯
个人专栏
专题讨论
搜索
vxworks
Linux/uClinux
Windows CE
XP Embedded
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
专业培训
求职招聘
书籍推荐
说文解字
您的位置:
EDA中国门户网站
>>
论坛
>>
HDL语言
>>
查看帖子
最新更新主题
intro_to_quartus2_chineseQUARTUSII的简介中文
下载的比较器程序,编译错误如何改?
谁能够介绍一下关于Verilog HDL算法方面的书,本人想学习
怎么检测一串序列中连续的0的最大个数?
向大家求助一道题目。
请教一个状态机的问题
在Verilog中的reg,wire对应在VHDL中是什么类型?
线型变量和寄存器型变量能否相互赋值
求助
VHDL分频器设计,不要钱
月度关注热点
免费下载EDACN技术月刊
两道HDL题目,牛人帮忙看看哈
探讨for循环综合后仿真永久循环的问题
会综合出带 clock gating 的dff ?
笔试题:异步时钟域,快向慢用什么方法?慢向快用什么方法?
FPGA实例导航
发一个能用的sdram控制器
麻省理工 VHDL 设计报告指南
请教此代码综合的结果如何?
华为verilog内部教程
TCL Script设计教程
字体:
小
中
大
|
打印
发表于: 2008-9-02 17:01 作者: lwguo3 来源: EDA中国门户网站
经典教材,值得一看!
查看全部回复
我也来说两句