电路设计的最高频率

上一篇 / 下一篇 2007-03-16 11:46:31 / 天气: 晴朗 / 心情: 高兴 / 个人分类：所见所思

来自dongdong214：最高频率是由你电路里的关键路径(critical path)决定的.critical path又是什么?简单的说是你电路里最长的两个FLIP-FLOP之间的DELAY,这个一般在你的综合报告,最后的TIMING报告中逗可以看到.那么增大你的MAX FREQUENCY的办法就是减小你的电路的CRITICAL PATH.比如你有一条关键路径是这样的,FLIP-FLOP1-----COMBINATIONAL LOGIC ------FLIP-FLOP2, 怎么减小这条路径的DELAY呢?你可以加一级FLIP-FLOP_A, 可以得到这样的结果FLIP-FLOP1-----COMBINATIONAL LOGIC1-------FLIP-FLOP_A------COMBINATIONAL LOGIC2------FLIP-FLOP2,这样一条关键路径就会变成两条,自然MAX FREQUENCY就会上去,但是原来一个CLOCK CYCLE做完的事情变成了两个COCK CYCLES,所以带来的电路的LATENCY变大了,这个道理说明LATENCY和MAX FREQUENCY是个TRADE-OFF.看DESIGNER 想要什么了,呵呵,应该综合的考虑这个事情.

当然一个电路中会有很多两两FLIP-FLOPS的组合,所以一般的工具都能给出几条比较长的路径建议你去调整,XILINX的TIMMING报告中也会给你一些调整方法上的建议.