岭上多浮云

分频器设计1

上一篇 / 下一篇  2008-02-14 11:43:19 / 个人分类:学习笔记

EDA中国门户网站*S ds9w)Z3t

        占空比为1:1的偶数分频器设计:分频系数是2的整数次幂

RF1H;\#@Az5?"b0

E?8XB5Sb]e0         一般方法是:首先通过待分频计数器计数;然后将计数器的相应位直接赋给分频器的输出信号。这种方法可以避免毛刺现象的发生。EDA中国门户网站{$uC s6[j e(q }f3IZ

EDA中国门户网站*I+|`j;h+mx c

        例:设计一个分频系数分别为2、4、和8的分频器。EDA中国门户网站Vh,h gj'h3BoD

tO@'^ e'A0        LIBRARY IEEE;EDA中国门户网站?1e/B#g"u*F;Ud ~
       USE IEEE.STD_LOGIC_1164.ALL;EDA中国门户网站*@L5p?T EX7FJ7D,~
       USE IEEE.STD_LOGIC_ARITH.ALL;
F"YR1\7Mu0       USE IEEE.STD_LOGIC_UNSIGNED.ALL;EDA中国门户网站2pB [:s+XZ?|

EDA中国门户网站F/t1rlc1qKu

       ENTITY cnt1 IS
%t%| jF\_\ X0             PORT(clk : IN STD_LOGIC;EDA中国门户网站,Yf%x1s%`C1C.Uyy#n
                           div2, div4, div8 : OUT STD_LOGIC);EDA中国门户网站4E} x;X6J
       END cnt1;EDA中国门户网站HClA&UF.d^

EDA中国门户网站m$S5@})z]w*u

       ARCHITECTURE divcnt OF cnt1 ISEDA中国门户网站/Uvq/m`}:d'Dv'f7|y-D
             SIGNAL temp : STD_LOGIC_VECTOR(2 DOWNTO 0);EDA中国门户网站P~0o(G$xB {.V
       BEGINEDA中国门户网站QhS-VgOS
            PROCESS(clk)
r}:Pc-}1kJ5G0            BEGIN
9[ zc&k5_Ss0i)cA0                  IF(clk'EVENT AND clk = '1') THENEDA中国门户网站LDt A0G*U7{!t:qU
                      IF(temp = "111") THEN
4CN2xF[*c0                          temp <= (OTHERS => '0');EDA中国门户网站b"\m.yPI0b2S
                      ELSE
1e^A8b+~$KL0                          temp <= temp + 1;EDA中国门户网站H(cyYFo
                      END IF;
7`U`DL ]T3G+e#f,e0                  END IF;EDA中国门户网站 Q hO5Afx
              END PROCESS;

dTj){VIn4d{ o0 EDA中国门户网站/W8COJ.]1d1w

             div2 <= NOT temp(0);EDA中国门户网站%i*V9p:V)`du nV7}
             div4 <= NOT temp(1);
]$kPqd{0             div8 <= temp(2);
h{c%K W0         END divcnt;
~f%W%_6M+Q#V5kY[']0

q `/} FNF0

TAG: VHDL vhdl 偶数分频器1

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

Open Toolbar