在DDR3 SDRAM存储器接口中使用调平技术－技术白皮书

可靠采集

DQS信号起到输入选通的作用，必须移至合适的位置以采集读操作。相移电路(图7中所示)可以把到达DQS信号移相0°、22.5°、30°、36°、45°、60°、67.5°、72°、90°、108°、120°、135°、144°和180°，具体数值取决于DLL频率模式。移位后的DQS信号被用作I/O单元输入寄存器时钟。

图7. DQ采集电路

图7所示的延时锁定环(DLL)将PVT相移保持在固定位置。图8所示为DLL和相移电路之间的关系。

图8. DLL和DQS相移电路

DLL使用频率参考来动态产生每一DQS引脚的延时链控制信号，使其能够补偿PVT变化。Stratix III器件中有4个DLL，每个都位于器件的角上。每个DLL延伸到器件的两侧，使器件在所有侧面都实现了对多个DDR3 SDRAM存储器的接口支持。