首页
行业资讯
个人专栏
专题讨论
搜索
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
vxworks
Linux/uClinux
Windows CE
XP Embedded
原理图大集合
专业培训
求职招聘
PowerPCB
书籍推荐
说文解字
CAM350
Allegro
您的位置:
EDA中国门户网站
>>
论坛
>>
HDL语言
>>
查看帖子
最新更新主题
package的用法!很迷惑!
关于二进制转十进制的问题
求助
Verilog黄金参考指南(值得一看)
在ISE中进行Verilog设计遇到的两个问题,请帮忙解答
状态机源程序
【转载】爆强的课程——VLSI 数字信号处理系统——设计与实现
FPGA中,分频和计数有什么联系啊???
是不是毛刺??该如何解决
CRC程序的问题
月度关注热点
啥也不说了,国外出的新书:高级FPGA设计
请教个面试题
请教一个昨天的AMD笔试题
论坛发布Verilog代码请使用此宏,almer提供
刚刚笔试完2009西安炬力系统集成,问一个3/2分频的问题,急
跨时钟域设计
代码综合问题 赋值问题
这道面试题是这样做吗
3 分频率,5分频该怎么做?
求助Intel的笔试题~~
TCL Script设计教程
字体:
小
中
大
|
打印
发表于: 2008-9-02 17:18 作者: lwguo3 来源: EDA中国门户网站
经典教材,值得一看!
我也来说两句
查看全部回复
最新回复
aoe_liuc
(2008-10-18 14:06:16)
good thanks!
numberone
(2008-10-18 14:40:06)
where ?where ?
楼主忘记上传了吧?
roc2007
(2008-11-17 22:23:02)
amin2008
(2008-11-17 23:16:08)
标题党??
查看全部回复
我也来说两句
最新回复
aoe_liuc (2008-10-18 14:06:16)
numberone (2008-10-18 14:40:06)
楼主忘记上传了吧?
roc2007 (2008-11-17 22:23:02)
amin2008 (2008-11-17 23:16:08)