首页
行业资讯
个人专栏
专题讨论
搜索
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
vxworks
Linux/uClinux
Windows CE
XP Embedded
原理图大集合
专业培训
求职招聘
PowerPCB
书籍推荐
说文解字
CAM350
Allegro
您的位置:
EDA中国门户网站
>>
论坛
>>
芯片综合
>>
查看帖子
最新更新主题
陈涛,如何能跟你一样牛?如何也能当上版主?
请教dc中vhdl例化元件的问题(VSS-806)?
请教DC中关于translate_on的问题(VSS-1081)?
请问如何读取生成的线负载模型
愚问 : 使集成电路设计流程中声明时钟保持一致.
BSD中的自定义指令
verdi如何将verilog和vhd文件同时加进来?
input day 和 input transition tiem 有啥区别????
实现EthernetoverSDH的嵌入式系统研究
中兴AT指令集1
月度关注热点
synopsys synthesis 从入门到精通,学IC综合的不可多得的好资料
这道面试题是这样做吗??
免费的时序约束ppt
请问,关于latch
一到联发科的笔试题,希望能给出答案的思路
[求助]华为的芯片设计这个职位有人了解么
怎样修复hold违反??
请教大家一个关于加约束的问题~~~~
请教陈涛版主
关于clock的问题
请教:什么是lauch edge 、latch edge??
字体:
小
中
大
|
打印
发表于: 2008-9-29 12:32 作者: qmdong 来源: EDA中国门户网站
setup reltaionship= latch edge -launch edge
他们代表什么。没怎么弄清楚,期望高手解释下,谢谢!
我也来说两句
查看全部回复
最新回复
陈涛
(2008-9-29 13:24:28)
setup reltaionship= latch edge -launch edge这种说法太不专业
qmdong
(2008-9-29 14:54:12)
陈版主可否详细解释下为什么不专业?
latch edge是不是就是capturing edge
hwliao66
(2008-10-06 09:33:58)
lauch edge and latch edge 一般是用在异步电路的分析中;对于同步电路来讲,如果没有设置multicycle和false path,lauch edge一般就是当前时钟的上升沿,latch edge就应该是下一个时钟上升沿;lauch指的就是数据的发送沿,而latch edge就是数据的采集沿;在异步电路中,每一次数据的lauch edge与latch edge的位置关系和时间关系就是变化的,和发送端的时钟与接收端的时钟相位关系有关;一般setup time要保证到max(latch edge-lauch edge)不违规
qmdong
(2008-10-07 15:15:48)
谢谢楼上的,理解了
wuv
(2008-10-07 20:19:50)
不错
查看全部回复
我也来说两句
最新回复
陈涛 (2008-9-29 13:24:28)
qmdong (2008-9-29 14:54:12)
latch edge是不是就是capturing edge
hwliao66 (2008-10-06 09:33:58)
qmdong (2008-10-07 15:15:48)
wuv (2008-10-07 20:19:50)