首页
行业资讯
个人专栏
专题讨论
搜索
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
vxworks
Linux/uClinux
Windows CE
XP Embedded
原理图大集合
专业培训
求职招聘
PowerPCB
书籍推荐
说文解字
CAM350
Allegro
您的位置:
EDA中国门户网站
>>
论坛
>>
芯片综合
>>
查看帖子
最新更新主题
两个异步信号之间的时序关系怎么保证?
关于jitter对时钟采样窗口的影响
请问DC中的report_timing的算法依据是什么?
请教大家一个关于加约束的问题~~~~
pt为何不分析sram的其它端口的setup,hold
请问北京联发怎么样?
哪位兄台公司是在silterra流片的啊?
请问怎样用dc生成ram?
pt没有分析出setup问题,Post_sim却报setup问题
OTP器件怎么样筛选?
月度关注热点
DFT入门到透彻非常好的文档
求教几个笔试题(高手请进)
问个笔试题(急,明天就要笔NV啦)
请教一个关于setup time 和 hold time
请教陈老大,高手两个设计问题,谢谢!
请教DC timing constrans设置的问题, 请老大帮忙
synopsys synthesis 从入门到精通,学IC综合的不可多得的好资料
Intel的一道笔试题,请问如何翻译?
请教几个DC的初级问题
建立/保持时间的正负问题
求synopsys.Design.Compiler.2000.v5.nt.能用的db库文件和sdb库文件
字体:
小
中
大
|
打印
发表于: 2008-10-02 14:46 作者: leyan24 来源: EDA中国门户网站
如题,最近安装了hege
我也来说两句
查看全部回复
最新回复
leyan24
(2008-10-02 14:51:18)
哪位大大有,请赐给小弟
查看全部回复
我也来说两句
最新回复
leyan24 (2008-10-02 14:51:18)