一个奇怪的问题，关于register的defalult值

    这两天的测试出现了一个奇怪的问题，让我们所有人都百思不得其解。EDA中国门户网站'wE)L6iF"F2n
    事情的起源是一个register，8位的宽度。在code中设计的它的default值是8‘h60，也就是bit5和bit6的默认值都是1.EDA中国门户网站["A$g ~;ep
    芯片tapout之前用formality做了形式验证，通过了。
H3s6`3DP?0    我也曾经查过网表，这两位调用的DFF的确是不同于其他的。default值为0的register是将reset端连接到了RN端口，而default值为1的register是将reset端接到了SN端口。一切好像都没有问题。我甚至去查了版图，和网表也是一致的（本来就应该是一致的，因为LVS也通过了。）
6`^&Ds S^0
&T!]z@Bf @? v3dY0    但是现在的现象是，当我通过软件和测试管脚读取这个register中的值得时候，default值总是8’h00.换了几个芯片，读了很多次，都是这样的结果。如此可重复性的现象，应该不是foundry的错误。
uh|TRm%@ z"z\0    对于这个register，如果进行写操作，写入一个值，在通过软件和测试管脚读，读出来的结果就总是正确的，是写进去的值。没有一次是错误的。
`B^UJSl0EDA中国门户网站k`@*J+Lg4JZ'v
    问题会出在哪里呢？版图都已经追查过，还能再怎么往下查？EDA中国门户网站8D6^5\kvB
EDA中国门户网站~OK&xW
    幸亏这个信号不是关键的。假如它是晶振的使能信号，我该怎么办呢？大概只能拿去做FIB了吧？否则整个芯片都不能工作了。
8}{V;Ig,i+iX0

FPGA/CPLD器件价格查询