SPI总线接口设计(2)

对SPI 总线的设计,

        首先要明确该接口的应用范围,有SPI接口的一般有mcu,a/d,flash,eerom等,对MCU而言一般MCU的SPI 应该是master,而A/D和/FLASH/E2ROM等SPI接口为SLAVE,所以该设计的SPI就要考虑是设计成MASTER还是SLAVE,或者都包括.

        其次,根据系统的设计规范来写SPI的SPEC,由于SPI不象USB等没有IEEE等组织的标准,只是MOTO公司以前开发出来的,ACTEL和MICROCHIP厂商也在把该接口集成在MCU内,所以设计的SPI首先要有个借口规范来参考,要完全兼容业界的标准,也就是FREESCALE(以前的ＭＯＴＯ）首先开发的，我们设计的是SPI interface(S12SPIV4.pdf),该参考文档可以google.

　　再次，根据设计要求写好的spec，要做可行性分析以及性能分析，由于SPI是串行总线，速度取决于master给出的时钟，由于采样和传输都是以该时钟为基准．因此对于同步设计而言，内部的系统clock >= 2*spi clock.为了去除毛刺，采用2ff同步，２分频就根本做不到了，推荐的是4/8分频的,也就是如果系统clock is 100Mhz,SPI 接口的sck pin最大为２５mhz．为了达到内部总线与spi 接口总线速度的匹配，最好加入内部的fifo来暂存下数据．至于ＦＩＦＯ的大小可以根据需要的性能和具体的应用来设计了．

　　最后，根据spec,以及ＳＯＣ所采用的片上总线（ASP/WISHBONE/OTHERS)进行design.

　　将在ＳＰＩ总线接口设计（３）中详细介绍在Wishbone总线下的ＳＰＩ接口设计阶段．