dxp的FPGA用VHDL设计仿真问题，各位老大帮帮忙

字体: 小中大 | 打印发表于: 2008-8-06 17:21 作者: oilll1 来源: EDA中国门户网站

提示错误是type mismatch of formal port "countnum" with actual of instance U2.
这个错误会是那些原因造成的呢？还有就是类似于这个输出端口的端口有两个，为什么就提示这一个有错误？