copy Bookmark http://www.edacn.net/?154473
上一篇 / 下一篇 2008-03-30 14:41:32 / 个人分类:杂
初入FPGA/ASIC行业,主要从事verilog设计工作。
略有些小心得,都是挤时间匆忙敲出来的,
所以可能没太大参考意义,权当是对这段经历的一个记录吧。
也许日后回过头来看这些文字未免幼稚,但毕竟过程比结果重要。
欢迎讨论和质疑。
自勉:年轻人只要肯努力,什么时候都不算晚
43146
161785
173600
magicwind
laozz
导入论坛 收藏 分享给好友 推荐到圈子 管理 举报
TAG:
评分:0
显示全部
内容
昵称
验证
提交评论
candela