新人报道,顺便请教一下

字体: 小中大 | 打印发表于: 2008-8-21 00:50 作者: zhaowenzhe 来源: EDA中国门户网站

刚刚踏入SOC这个行业,呵呵~
请问学习verilog时,是不是需要时时想象着代码综合后的电路呢?
如果这样的话,有没有介绍的比较好的书籍可以推荐呢?
目前看的一些书籍,要么不考虑这个问题,直接实现功能了事儿,要么是局限于一点,专门比较几种写法生成电路的优劣的.
但感觉还不是很系统.特来一问~