新技术Virtual Jtag

不知道大家注意了没有，Altera在Quartus II 6.0中加入了一个sld_virtual_jtag 参数化宏单元模块，并提供了相应的Tcl程序包。有了这套工具，使用sld_virtual_jtag 和相应的Tcl命令，我们就可以构建自己的虚拟JTAG链路，并进行自定义的JTAG调试了。

所谓虚拟JTAG，是Altera用PLD上的硬件JTAG电路和可编程逻辑资源搭建的一个IP core。这个IP core实现了JTAG接口电路的功能，但本身不是硬件JTAG电路的一部分，是用可编程逻辑“虚拟”出来的。

    这个IP core有两个接口：一个接口在布局布线时连接到硬件JTAG电路上，用户不可见；一个接口由用户通过电路图或者HDL例化到代码中，并通过这个接口自定义JTAG操作。

    这个IP core的功能 = JTAG信号hub + JTAG TAP控制器 + IR/DR IO。

用户看到（可以利用）的接口有四组：

1. JTAG协议中的接口（TDI、TDO、TCK）。TDI是IP core的输出；TDO是IP core的输入；没有TMS，这个引脚的功能被另一组接口解析并代替了；TCK是唯一没有变化的引脚。
2. 命令寄存器接口（IR_IN[]、IR_OUT[]）。这组接口是Tcl命令和用户逻辑交互的接口，很有用。也可用来简单地传递数据。
3. 虚拟JTAG TAP控制器状态接口（virtual_state_...）。这组接口是虚拟JTAG的状态机输出，一个状态对应一个输出，可以看作状态信号灯。这组信号就是TMS的解析。如果需要实现复杂地数据传递功能，一定要理解这组信号的功能。
4. 硬件JTAG TAP控制器状态接口（jtag_state_...）。这组接口是硬件JTAG的状态机输出。这些功能暂时不会用，可能是用来实现更高级控制和数据传递功能的。

有兴趣的朋友，可以交流探讨一下，关注其发展