请教关于rst信号的removal time \recovery time 问题

字体: 小中大 | 打印发表于: 2008-5-27 20:30 作者: peng_1983 来源: EDA中国门户网站

removal time \recovery time 定义为异步rst信号和clk信号之间的时序要求，但有一点不理解，rst信号是异步的，如何保证其与clk之间的时序要求？这项工作是在哪个阶段处理的？是在前端设计时要对异步rst信号进行什么处理吗？还是在后端流程中工具会自动处理？谢谢

我也来说两句查看全部回复

最新回复

tong168 (2008-5-27 21:05:27)

一般对异步rst进行同步
reset_n (2008-5-31 11:09:09)

removal time \recovery time 是指什么呢？
另外既然是异步rst，为什么跟clock还有关系？
不理解，还请大家指教
谢谢!
china_soc (2008-5-31 12:52:09)

you may study primetime help document about removal and revcovery.the two varialbe is similar to setup and hold of dff data pin.Because of the asynchronous character of the RESET signal ,so you should synchronize reset signal inot every clock domain in order to check timing of removal and recovery.

[ 本帖最后由 china_soc 于 2008-5-31 12:58 编辑 ]
reset_n (2008-5-31 17:33:31)

too much to learn !
highstrong (2008-5-31 21:40:16)

QUOTE:
原帖由 reset_n 于 2008-5-31 11:09 发表
removal time \recovery time 是指什么呢？
另外既然是异步rst，为什么跟clock还有关系？
不理解，还请大家指教
谢谢!
这个问题之前请教过陈版主，可以说讲的很清楚了，我就在这里转述一下。
如果DFF的异步rst和该DFF的时钟是异步的，那没有必要进行任何检查
如果DFF的异步rst和该DFF的时钟有相位关系，则需要进行removal和recovery的检查

其实就是分清楚了两个概念，带异步rst的DFF（rst和clk不一定是异步的），和异步电路（只要相位没有关系就没有必要做timing检查）
reset_n (2008-6-01 02:02:15)

QUOTE:
原帖由 highstrong 于 2008-5-31 21:40 发表

这个问题之前请教过陈版主，可以说讲的很清楚了，我就在这里转述一下。
如果DFF的异步rst和该DFF的时钟是异步的，那没有必要进行任何检查
如果DFF的异步rst和该DFF的时钟有相位关系，则需要进行removal和recov ...
rst既然是异步的
highstrong (2008-6-01 10:15:32)

QUOTE:
原帖由 reset_n 于 2008-6-1 02:02 发表

rst既然是异步的
对于某个DFFRX来说，它的输出随着rst的到来发生变化，但是在设计中该DFFRX的rst和clk之间的相位不一定是异步的，是由设计来决定，这时就要做检查了

其实反过来想想，为什么STA无法对异步电路做检查，就是因为对于两个相位完全没有关系的信号，做任何时序检查是没有意义的，对于DFFRX的rst来说也是一样的，如果它和clk没有任何相位关系，则没有必要做检查

其实还是弄清那两个概念：

1 DFFRX的rst是说对于DFFRX rst不必等clk就可决定其结果
2 异步是指两个信号之间无相位关系（rst和clk有可能会有相位关系）
reset_n (2008-6-01 10:58:07)

呵呵，才发现上面的问题没打全，我是想问这个

“如果DFF的异步rst和该DFF的时钟有相位关系，则需要进行removal和recov ...”
那么即使他们有相位关系，rst跟clk之间的相位关系，有什么用呢？检查他们之间的timing path是为了满足什么呢？如果不满足这一条件会出现什么问题？
另外removal和recov .. 是指一个什么样的操作呢？

谢谢
highstrong (2008-6-01 22:29:15)

removal有些类似与hold检查，但又不完全相同，它是指复位时，rst在clk到来之后还需要维持的时间，否则会出现复位不成功。
recovery则有些类似于setup检查，是指撤销复位时，rst变到非复位状态的电平必须在clk之前一定的时间到来，可以保证clk在采样时，DFF处于非复位状态
reset_n (2008-6-01 22:44:39)

"它是指复位时，rst在clk到来之后还需要维持的时间，否则会出现复位不成功。"这是不是同步复位呢？
如果异步复位，为什么非要检查clock呢? 异步应该不跟clk有关系把？
dehanpelar (2008-6-02 09:46:29)

个人认为如果你用的是ASYN RESET 并保证RESET 过程没有出现CLK时,可以不用管REMOVEAL 和 RECOVERY 问题,但如果不能保证就必须考虑.
qingchuyu (2008-6-02 10:00:45)

恩同意，说的更宽泛点，只要你能保证异步复位撤消时不会进入亚稳态。那RST可以不用同步
但如果不能保证，最好还是同步最好
reset_n (2008-6-02 11:01:59)

还是没怎么理解，怎么会进入亚稳态，rst跟clk是异步关系，即根本不存在 timing path, 那么clk根本不对rst有任何影响，或是说由于他们是异步关系，没有固定的相位关系，也就根本不能分析setup和hold time，那么如何进入呀稳态的呢？
qingchuyu (2008-6-02 11:18:02)

在时钟上升沿撤除复位，这就容易进入亚稳态。具体自己去看具有异步复位的DFF的结构
这相当于在时钟沿处改变电平，recovery和removal就是为了保证不在沿处撤消复位
这和同步的hold，setup一个道理

[ 本帖最后由 qingchuyu 于 2008-6-2 11:19 编辑 ]
china_soc (2008-6-02 13:56:19)

QUOTE:
原帖由 highstrong 于 2008-5-31 21:40 发表

这个问题之前请教过陈版主，可以说讲的很清楚了，我就在这里转述一下。
如果DFF的异步rst和该DFF的时钟是异步的，那没有必要进行任何检查
如果DFF的异步rst和该DFF的时钟有相位关系，则需要进行removal和recov ...
"如果DFF的异步rst和该DFF的时钟是异步的，那没有必要进行任何检查" 观点是错误的.应该是不能进行时序检查,而不是"没有必要"否则你的芯片回来是不能work的,需要在rtl部分将不能检查的部分变为可以检查.

[ 本帖最后由 china_soc 于 2008-6-2 13:58 编辑 ]
reset_n (2008-6-02 15:38:22)

恩，谢谢大家的帮助，我再看看pt的ug
highstrong (2008-6-02 21:25:27)

QUOTE:
原帖由 china_soc 于 2008-6-2 13:56 发表

"如果DFF的异步rst和该DFF的时钟是异步的，那没有必要进行任何检查" 观点是错误的.应该是不能进行时序检查,而不是"没有必要"否则你的芯片回来是不能work的,需要在rtl部分将不能检查的部分变为可以检查.
恩，部分同意您的说法，不能说没有必要，对于recovery的检查是可以在设计中实现的，那一个与时钟无相位关系的rst，如何设计才能做到检查removal呢？？？
rsqf (2008-6-02 23:39:15)

学习了。learning
highstrong (2008-6-03 19:21:03)

发完帖子后想了一下，china_soc 版主的提法是对，之前思路太窄了，如果我没有理解错的话，对rst同步的DFFRX的rst的removal是不需要做检查的，而同步之后q端输出到设计中的DFFRX的rst却是需要做检查的，而且此时的removal是可以检查的，因为removal的撤销时间是和clk有关系的。
不知这个理解对不对
Gaopt (2008-6-04 09:25:42)

建议去http://www.sunburst-design.com/papers/看看,里边有一些文章都挺好的.其中二篇是关于复位的,应该对理解这个问题会有帮助.
压缩包里就是那两篇文章,内部大部分是重的,但各自都有一些独特的地方.

reset.rar
(2008-06-04 09:25:42, Size: 407 KB, Downloads: 83)