首页
行业资讯
个人专栏
专题讨论
搜索
HDL语言
Altera
Xilinx
Lattice
仿真
芯片综合
芯片验证
IP cores开发交流
设计交流
嵌入式
vxworks
Linux/uClinux
Windows CE
XP Embedded
原理图大集合
专业培训
求职招聘
PowerPCB
书籍推荐
说文解字
CAM350
Allegro
您的位置:
EDA中国门户网站
>>
论坛
>>
Xilinx
>>
查看帖子
最新更新主题
xilinx USB下载线 和原装街头一样 0755-21002357
在EDK9.1中如何应用外部中断
请教各位怎么提高slice的利用率?
请教个时钟约束的问题
求教:该如何分析static timing report?能得到什么结论?
寻求驱动芯片
v5 memory ip生成求教
高手指点:关于XilinxCPLD的时钟引脚
mgt端口输出的数据时钟和lock都是是高阻的问题
有购买过Elphel NC 网络相机的朋友吗?
月度关注热点
RocketIO求助
ISE9.1教程,超好
请教前仿和后仿有什么区别?
经验与笔记
关于锁存器
ise10.1下载
请教:关于DCM
fpga工程师前景
免费 Synplify Pro 9.6下载
分块综合布线的疑问?多谢高手讲解
[help] PGA中的 worst case slack
字体:
小
中
大
|
打印
发表于: 2008-10-09 11:27 作者: yel27 来源: EDA中国门户网站
新人求助:
PGA中 worst case slack的slack如何理解?
谢谢!
我也来说两句
查看全部回复
最新回复
kawo
(2008-10-10 22:25:51)
slack一般都是正的,
负的要看是否是真正的负,有可能是伪PATH
XILINX的report 上,一般说的是vilation---- .TWX
worst case slack:可能是你想说的关键PATH
shaweikang1984
(2008-10-11 20:07:14)
最差路径吧
edacnuser
(2008-10-12 09:21:31)
worst case slack说明的是时序分析报告中的最差路径。slack在xilinx的时序报告中表示时序的宽松度,也就是说,时序的冗余量。这个冗余量越大,说明你的设计时序越满足实际要求,系统性能越高,如果slack为负值,说明你的设计时序没有满足预定的要求,芯片上板后会造成工作不稳定!所以一定要保证在时序报告中看到的worst case slack的slack值也是正值!
yel27
(2008-10-13 10:21:49)
I see.
谢谢啦
查看全部回复
我也来说两句
最新回复
kawo (2008-10-10 22:25:51)
负的要看是否是真正的负,有可能是伪PATH
XILINX的report 上,一般说的是vilation---- .TWX
worst case slack:可能是你想说的关键PATH
shaweikang1984 (2008-10-11 20:07:14)
edacnuser (2008-10-12 09:21:31)
yel27 (2008-10-13 10:21:49)
谢谢啦