debussy使用笔记（1）

 从师兄处得知debussy这款EDA工具，尝试着使用它。在此略作笔记。以下笔记以我使用的debussy5.3v9为基础，操作系统环境为Windows。

1、关于导入设计

我现在应用debussy来辅助阅读源代码，而设计文件的导入也并非一帆风顺。遇到了几个问题。

（1）关于verilog标准选定的问题

Debussy默认的标准选项是verilog，在导入设计的时候可以选择verilog-2001标准。对于VHDL，有相应的87，93，2000三个标准可选。

对于老的verilog标准，不支持ANSI形式的端口声明，可以参看"Import Log"来获得错误的提示。选择了正确的标准后，error数目能够骤减。

（2）关于导入第三方设计库

我的参考代码里使用了Xilinx的库，因此需要在导入设计时连接关联的库。

在此之前我已经在modelsim中完全编译了Xilinx的库文件。这样，只要参考与modelsim中关联库相同的操作即可。

在这里介绍两种方法：

第一种方法：可以在导入设计的时候选择Options..按钮，会出现"Improt Disign Options"对话框，在这里选择library文件目录即可。

第二种方法：如果经常要使用关联某个库，可以在Tools->Preferences..里"Source Code"标签下的"Importing Design"标签选择和上面相同的设置。

这样就可以关联正确的设计库了。

待解决的问题：

1、关于不能正确处理以参数（parameter）为判断条件的generate生成块。

对于generate里的if语句不能生成块。
如
  genvar bank_i;
  generate // if multiple bank option chosen

    if (MULTI_BANK_EN) begin: gen_multi_bank_open

。。。。

  endgenerate
这里MULTI_BANK_EN为模块调用时设定参数：
module ddr1_ctrl_0 #
  (
   。。。。，
   parameter MULTI_BANK_EN = 1,
   。。。
   )
  (...

)

这样的生成块的if语句不能正确识别。希望有知道的网友提供意见，谢谢。^_^

2、关于nShema里面对于第三方设计库没有对应的元件view，虽然不是很大的问题，但是还是很影响设计图的察看。这个还需要研究一下，看看是否能导入Xilinx的元件图库。

同样，希望有经验的网友提供帮助啦。