verilog菜鸟之一：移花接木

推荐书籍

verilog数字系统设计教程（入门）
0| Q;c"W}P0IC设计基础EDA中国门户网站&~jVfL{1nSbdM k z!t
Digital IC System Design数字IC系统设计(IC设计中级教程)
-j!wY!bXm3D#f*m0精通Verilog HDL：IC设计核心技术实例详解EDA中国门户网站Y7D)r)|P0S'[6@[
ASIC完备指南

数字集成电路设计透视
ddAL5T9QFCAC8[:E0数字集成电路分析与设计－深亚微米工艺EDA中国门户网站C0YV G.}pV
计算机算术运算原理结构及设计EDA中国门户网站yu%T:{ it-Vu
VLSI数字信号处理系统设计与实现
`+n;s*z6sr8M
\0Advanced ASIC Chip Synthesis

数字电路设计部分经典书籍推荐--deveEDA中国门户网站#D
O+M.~(v3`e:|
af8K
IC 设计行业的朋友们推荐优秀的书籍和相关资料，这些资料可以为你的学习和设计能力更上一层楼，提供了捷径！！

经典书籍收藏：

No.1 Writing Testbenches, Functional Verification of HDL ModelsEDA中国门户网站on\n@|l'c)f-|
by Janick Bergeron

本书主要以 HDL （ verilog/vhdl ）为例，详细讲述了在 IC DESIGN FLOW 中Verification 以及 Test 的设计思想、方法和技巧，涵概了测试的各个方面，是目前进行 IC 设计的同仁们最为推荐的一本宝典！！

作者的个人网页有详细的介绍：EDA中国门户网站V7a Y7L/}N
http://www.janick.bergeron.com/wtb/toc.html

No.2 Priciples of Verifiable RTL Design, 2nd Ed.
:~QO*WQRsy@0M0by Lionel Bening & Harry Foster
5@0N1mwS8l
Lp0比较早的介绍有关 RTL Validation 设计的宝典书籍，是原来 HP 的一位大牛撰写的！！你可以到作者的网站看看，有相关的本书的设计范例以及 script 下载！如果想使 RTL 设计非常的完美，保证你的后端设计一次成功的，这本书是不可缺少的。

http://home.comcast.net/~bening/povrd.htm

No.3 A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or VerilogEDA中国门户网站s1Nz8oZ A-q
（ HDL Chip Design ） by Douglas J. Smith

最为经典的讲述 VHDL 以及 Verilog 设计的宝典书籍！设计范例涵盖很多设计中经常用的设计模块，堪称 IC 设计的 “ 词典 ” ， 书中的很多范例都可以作为你设计应用中的 IP 进行应用！！

http://www.doone.com/hdl_chip_des.html

No.4 Advanced ASIC Chip Synthesis Using Synopsys Design Compiler and PrimeTime
;vC3V@o8r&\0by Himanshu Bhatnagar CONEXANT, Newport Beach, CA, USA

迄今为止唯一的一本针对主流 IC 设计平台工具， synopsys design compiler 以及 primetime 的设计流程 进行具体指导的宝典！参考本书你可以很快就可以对 RTLdesign flow 以及 static timing analysis 有很深的理解，设计功力也会增加那么一点点了， 当然还需要你勤加练习！

No.5 Reuse Methodology Manual for System-on-a-Chip Designs Third Edition
H~*r7UK
xp0Edited by Michael Keating Synopsys, Inc., Mountain View, CA, USA
O)R1hU-q%D4FXu0Pierre Bricaud Synopsys, Inc, CA, USA

进行 SOC/IP 设计以及可重用设计的宝典书籍！是 synopsys 的一位牛牛写的！主要以 mentor 和 synopssy 的设计工具为流程，讲述了 SOC/IP 可重用设计，验证设计的基本方法。

No.6 《Analysis and Design of Analog Integrated Circuits 》  Paulr.Rray

No.7 《Digtal Integrated Circuits --A Design Perspective 》 Jan.M.Rabaey

上面2本号称IC设计圣经

p[
e3yR'LV^Q j;I0菜鸟EDACN生存法则（转载）：EDA中国门户网站:F@`c.UrEmyB
EDA中国门户网站~#xj-knMi
1、不要见资料就下载
*g`x7x9Y$o0EDA中国门户网站X$ZM9qbt
我们是菜鸟，论坛上80%的资料到了我们手上是废“纸”。只选择你迫切需要的资料（当前碰到问题的solution，或者急缺的资料，手册等等）。EDACN的大大们不容易，办个公益网站还老是因为下载流量超标被罚钱，我们作为绝对受益者不可以怨报德。EDA中国门户网站_o1} nH:^? X

0`|c@Z(D'g0
&J5]1G%bpB&`%`@5B0总则：我们是菜鸟，我们知道的有限，我们可以接受的东西也有限，所以我们该做的不是去搞懂任何我们不懂的东西，而是把我们的精力放在最有用的地方！
]oX5gf|$i0EDA中国门户网站9nv0O%G1JL|
1、Verilog语法EDA中国门户网站%zxBtm0ydm

};R&Qk\T4hT0似乎是废话-.-，其实verilog的语法非常简单，基本上有C语言基础的人花点工夫，2个星期就可以掌握核心语法。在一开始，task、function、系统任务这一类的东西我们是没有必要去看的。
&`c^0c%t|L_0EDA中国门户网站M P.lm4K3By
}'T
当然好教材也比较重要，偶刚开始搞了一本《Verilog HDL硬件描述语言》看，看了10多页就看不下去了，因为看到的东西有一半不知所云。所以一定要选择适合初学者的教材。[
\_u zoT5S0
[)t:{
q'N1};R0小生推荐夏宇闻老师的《verilog数字系统设计教程》，确实是深入浅出滴一本书，而且这本书已经再版了很多次，错误很少（除了某些离奇的印刷错误）。顺带说一句，夏老师人很好的说。EDA中国门户网站&|K+oW8a+t]6K$|V

!j)C6U1_M6v4F_[02、流程
4muF,E*gGSz0
{*bL ?@
q!riS
V7l @H0置顶帖里westor大大的新手指导帖里提到新手应该了解一下FPGA/CPLD的工业流程。我们了解就足够了，不需要掌握或者做整个流程。EDA中国门户网站q?'K2X q B
EDA中国门户网站4`v"@&l-SG
对于我们菜鸟，特别是手上还没有实验板的菜鸟，我们所需要做的只是coding→compile→前仿真→综合布线EDA中国门户网站1e(Q,@/J R'kli7Ka6O4b

&f$h kz3X-g?B6w7A0不要浪费时间在后仿真上！综合布线只是为了确保我们写出的代码是可综合的，即使后仿真结果和前仿真不一样，我们也未必能找到问题所在，这还会浪费我们大量的时间。EDA中国门户网站5Ufpeja:b
EDA中国门户网站,K#Jp(_H1B-~7v*ucd;b
但是要注意的是，一定要仔细阅读综合布线工具的每一个warning和error，弄清楚发生了什么错误，并且找到产生的原因以及解决方法。对于warning最好能搞清楚哪些warning是要命的,哪些是无关紧要的。EDA中国门户网站G*GZ3Y0T+Ny@

9M LB)ImZD0新手和高手的区别就在于他们写出的代码是否可综合，而可综合代码的特点是没办法一一列举并且像条例一样照着做的，基本上是靠经验的积累，而这就是一个积累的过程。

_.^ }
A&t0
-a QfN J:[03、可综合与数字电路基础EDA中国门户网站1d(U3CD;wb$C^

qM5`x%l?5^Am&w0尽管没有一个条例可以保证你写出完全可综合的代码，但是还是有一些基本条例可以遵守的，教材上可以找到一些，论坛上也可以找到一些。EDA中国门户网站q\r}Tz:y!DS

9xp BHD|'n'T"v0像许多大大说的那样，想要编写出完全可综合的代码，就必须在CODING的同时对于代码所会形成的电路在脑中形成一个印象，这就要求有着扎实的数字电路基础。所以没学过数字电路的一定要先学过再下手，学过数字电路的最好再找两本深厚点的书看看。学院的破烂教学计划里大三才有数字电路，偶滴数字电路是自学滴，所以基础很不扎实，还仰仗大家提携。EDA中国门户网站{4Y |dt^mt_
EDA中国门户网站6n(OE[0q3w
4、例程
#u;L/DS [/h0EDA中国门户网站VmL3U(@
本来我是想把夏老师的书一气呵成的看完再开始动手的，但是程序这个东西不上机编实在是忘得很快，所以不能光看书，一定要动手CODING。既是学习的过程，也是发现问题，经验积累的过程，每当你发现一个问题并且找到解决方法，恭喜你，你的经验值上升了。EDA中国门户网站PB
J!qiAE`_
EDA中国门户网站p!m(l|}
例程的选择没有太大的问题，可以在网络上搜索一下，许多卖实验板的厂家都有一些小的例程，verilog的教材里也往往有一些，也可以生活中随便碰到个什么东西想到了就编一个。和现实的接口对于菜鸟可能有点麻烦，没有实验板的可以忽略这一部分，有的人照着实验板配套的东西开始做就能入门了，偶现在正在编的是一个能实现世面上的电子手表全部功能的小东西。EDA中国门户网站%j7fD$~l["U
EDA中国门户网站 mP
ZV'K%E;j/G'e
5、时序
q
h1lZi5hj0c0
"a O0ts7R h m'C0时序是个很深的问题，菜鸟们一个劲往里磕基本上是死路一条。所以碰到实在理解不了的回去复习一下数字电路，还是理解不了就先放一边。夏老师建议新手所有的东西都用同步，因为异步的代码可综合性很差，偶是菜鸟，一直是这么做的。EDA中国门户网站b7T2J|2`b

?_4s:E D'F"F Vv ] G@6\0刚开始编的模块速度都很低，时序要求并不严格。不要在时序问题上钻得太深，但是有些原则性的东西还是要弄明白。比如多个计数器级连的进位信号脉宽。哪些结构的行为代码会忽略一些关键性的延迟。EDA中国门户网站9Ij~;{5puo
EDA中国门户网站u&lU\O u4{4o
还有就是一定不要把软件编程的思路带进来，有些东西编出来可以编译前仿也能通过，但是一综合结果就完全不一样了，就是因为一些关键的时间点上出现了没有考虑到的延迟，这些东西都需要经验的积累。设计的时候不要怕麻烦，复杂设计中用always块的时候多画画波形图，考虑上必要的延迟，相信大家都会有所得。
b~S6XQ,@H]^0EDA中国门户网站h Z7hOlE
至于不得不用异步的情况，我们暂时不用去考虑，所以也不要把时间浪费在那些太过坚深帖子上。一是无法全部看懂，二是用不上的知识会很快忘掉。
jK(kh*|!D+K:z0
;A3{ W&l-T(HY8pR06、CODING STYLEEDA中国门户网站6TS8tI|q"g#vZw
EDA中国门户网站3`(w2CwD] ECd
这确实是个重要的东西，但是不是看资料能看会的，是靠经验的积累和平时CODING的刻意的对自己的约束，比如19写作5’d19，在if后面写上else ;的空语句封闭这个if等等。EDA中国门户网站WkhV$H HE`
EDA中国门户网站?kJ5y s%r!m
EDA中国门户网站t&f6c2iu

@#njhi R07、论坛上对菜鸟最有价值的资料：
3dO?$pN[ w#vips0EDA中国门户网站6B"H'fr L:P
EDACN月刊
wF)Sdu"bNG0
!n9dp;A,@#H{Zq0只出了三期就停了，但是含金量真的很高，可以学到很多东西。但是同样的，看不懂的东西不要浪费太多时间在上面。EDA中国门户网站0krU1TLb"e
EDA中国门户网站:k HB]4aw6p
软件使用入门级说明书
YS"Vr7z2B0
t/l H p@0ModelSim有一个PPT转成的PDF文档，大概5、6百K，论坛上有。QUARTUS有个官方中文手册，182页的PDF，打包后1M多。Synplify也是一个PPT转的PDF，未打包的是600多K，对于用这三个软件的菜鸟来说足够了。不需要下载更多的软件使用说明。
V1K"R/vRE6|0
6PTi8D.N? FO0100多个verilog例程
6h.T,e nHj7[0EDA中国门户网站5D#WG'C7G
这个是很好的东西，自己看了题目然后编写，写完了再和例程对照，看看差别。
y2X4f"Qn-nrR0EDA中国门户网站Kz6[ kk'C#Hi
另外，verilog教材一本啃透了再啃另一本，下载N个“来源很NB”的verilog教程毫无意义。EDA中国门户网站/?4x+Mx/u-i
_ `n"I

icUO/ZN9n8Zo0ENDEDA中国门户网站v'c&|2Hg