时序分析的基本概念

建立时间(Setup Time):指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在该时钟上升沿正确地被打入触发器。

保持时间(Hold Time):指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果保持时间不够，数据同样不能正确地被打入触发器。

亚稳态：当数据在建立时间和保持时间窗口发生变化，也即在数据的建立时间或者保持时间不满足时，就可能发生亚稳态现象。在发生亚稳态时信号的状态不确定，信号在0和1之间振荡，而不等于触发器D端的值；但信号会逐渐振荡走强，在一定的恢复时间后不再振荡，信号值为强0或者强1，尽管无法确定是0还是1，但一定是0或者1.

时钟偏差(Clock skew)：指时钟到达两个D触发器的时间差。

多周期路径(Multicycle path):指的是两个寄存器之间数据要经过多个时钟才能稳定的路径，一般出现于组合逻辑较大的那些路径。