锁相环

锁相环(PLL)是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收
到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收
到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（
或者说，相干的）。

由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号
中的时钟信号具有一定的相差，所以很形象地称其为锁相器。

而一般情形下，这种锁相环的三个组成部分和相应的运作机理是：

1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度；

2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器
内部的时钟输出信号的频率或者相位，使得锁相器完成上述的固定相差功能；

3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑，大多数情形下是一个低通
滤波器，用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。

从上可以看出，大致有如下框图：
　　┌─────┐　　　┌─────┐　　　┌───────┐　　　
→─┤　鉴相器　├─→─┤环路滤波器├─→─┤受控时钟发生器├→┬─→
　　└──┬──┘　　　└─────┘　　　└───────┘　│　　　
　　　　　↑　　　　　　　　　　　　　　　　　　　　　　　　　　↓
　　　　　└──────────────────────────┘

可见，是一个负反馈环路结构，所以一般称为锁相环（PLL: Phase Locking Loop）

锁相环有很多种类，可以是数字的也可以是模拟的也可以是混合的，可以用于恢复载波
也可以用于恢复基带信号时钟

PLL电路实现的是输入信号的相位和输出相位的同相,不是你在某人博客里说的频率的相同.

锁相环实际上的工作过程是通过一个低频率的参考频率源来控制压控振荡电路振荡,产生一个高的振荡频率,由于输出的振荡频率在相位上与输入信号并不一致,会导致输出信号的不稳定(不锁频),所以必须取一部份信号返回鉴相器(PD)与输入信号进行相位对比,最终输出一个同相的稳定的高频信号.至于频率的计算方法各种网站都有,到百度上查询一下就OK.

锁相环的原理剖析
锁相环是一种一消除频率误差为目的的反馈控制电路。基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。有三部分组成：鉴相器，环路滤波器和压控振荡器。