UART, APB, FIFO, Clock Design

上一篇 / 下一篇  2008-04-07 08:01:14 / 个人分类：Hardware Design Spec

查看( 197 ) / 评论( 2 ) / 评分( 0 / 0 )

In the attached file, it's about my project report for the class in 2008 Spring.

It's about Clock Restoration for Error Resistant Transmission; FIFO; and Bus Design


FPGA/CPLD器件价格查询

导入论坛 收藏 分享给好友 推荐到圈子 管理 举报

TAG:

biantao(边涛)的个人空间 引用 删除 biantao   /   2008-04-16 07:31:44
抱歉, 发了之后, 上载文件出问题. 后来在论坛里另发了一篇. 附件在里面.
http://www.edacn.net/bbs/thread-116411-1-1.html
引用 删除 alexwang4   /   2008-04-12 09:36:28
在哪下 attacded file   啊?
 

评分：0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

日历

« 2008-11-22  
日 一 二 三 四 五 六
      1
2345678
9101112131415
16171819202122
23242526272829
30      

数据统计

  • 访问量: 561
  • 日志数: 5
  • 建立时间: 2008-03-30
  • 更新时间: 2008-06-23

RSS订阅

Open Toolbar