用户菜单

• 给我留言
• 加入好友
• 发短消息
• 我的介绍
• 论坛资料
• 空间管理

我的回复

• 学习进阶之一，中值滤波器
• 怎样用verilog实现类似initial语句，又可以综合呢？
• 您的FPGA项目中使用了软核处理器吗？
• FFT,FIR,PCI,NCO无限制许可
• FPGA实验（精华）

最新来客

• 

  seemrain

• 

  litholove

• 

  mail007

• 

  tyj0423

• 

  edatangyan

• 

  yybinliu

• 

  amygse

• 

  119696

• 

  python_k

• 

  171187

• 

  fsl_2008

• 

  weiweijun

我的足迹

• [日志] 自我简介
• [日志] (转）你们见过这样的女人吗
• [日志] 本人找到的最无耻的一个bug
• [日志] 正在做的事情
• [日志] 从今天开始决定把日志放到网上，嘿嘿！！！
• [日志] 开发板到手了，上几幅图
• [日志] 好的网站
• [日志] modelsim教程搜集
• [日志] Altera FPGA软件应用及下载配置注意事项
• [文件] Altera_avalon_videoin

音乐盒

数据统计

• 访问量: 1661
• 日志数: 5
• 建立时间: 2007-12-26
• 更新时间: 2008-08-03

RSS订阅