一道计算时序的题zt

上一篇 / 下一篇 2008-03-19 19:10:25

一道计算时序的题

浏览网页时候发现几道不错的题，匝一看都挺简单的，用笔画了一画，居然没有正确的答出一道，惭愧惭愧啊！特转载如下，多谢网友看来看去的狗狗提供的试题。

转载其中一道试题大家一起分析分析
http://forum.eetchina.com/thread.jspa?threadID=1100027752&tstart=0

已知下列一些时序和传输线参数：

信号在传输线的传播延迟Tpd=168ps/inch；下面是给出的其它一些参数（和时序公式中参数的可能说法不一致，请自行分析、判断）setup time=80 psecs,hold time=1 nsec,gate delay time=1 nsec,load time=40 psecs,interconnect length=7.5 inches,setting time=1.4 nsecs,clock skew=475 psecs,clock jitter=75 psecs请根据以上条件，回答以下两个问题：

a) 系统能稳定工作的最高时钟频率大约为多少？（给出计算公式）
b) 该设计能满足器件的保持时间(Hold)的要求吗？（给出计算公式）

答案：
a）Cycle min =setup time + interconnect delay +gate delay + load time +settling time + skew + jitter =0.08+7.5*0.168+1+0.04+1.4+0.475+0.075=4.33ns=230MHz.

b）interconnect delay +gate delay + load time + skew =7.5*0.168 +1+0.04+0.475 > hold time so yes!(如果Skew算为-0.475也算正确)

刚开始看了半天居然没有看出setting time 和load time是个什么参数，这和常见的setup time和hold time有什么区别。仔细琢磨了一下，我推测这几个概念的区别如下：
setup time是指以同步时钟沿为准进行采样之前，数据需要预先有效的时间；
hold time是指同步时钟沿为准进行采样之后，数据需要继续保持有效的时间；
load time是指因负载容性太大，数据从开始输出到成为有效之间的时间，片面的理解是rise/fail time；
setting time是指数据在时钟沿采样之后，到采样的数据被内部之行（如控制总线的命令执行）所需要的时间，其中包括一部分hold time。
本题计算最小周期时，需要考虑的首先是这题明显是一个公用时钟系统的收发系统，第一个时钟触发数据从发送端发出，第二个时钟时在接受端采样，因此一个时钟周期内必须完成的操作（所有占用时间的耗时认为是一次操作）有：时钟畸变和延迟（skew/jitter）,数据延迟（Tpd/gate delay time/load time），数据采样和之行时间（setup time/setting time），没有hold time的原因是它已经包括在setting time之内了。

时序方程中求解hold time的原则是：时钟的延迟必须保证大于保持时间，只有这样才能保证上一个数据不被本次时钟提前采集到，这与时钟周期和jitter无关。

（另外因为计算中已经采用了setting time 包括hold time且大于hold time，因此还不敢肯定setting time的理解是否正确，如有理解的网友，请留下分析，多谢）
还有一些另外的有意思的题，有机会再转载了。

FPGA/CPLD器件价格查询