<?xml version="1.0" encoding="gbk"?>
			<?xml-stylesheet type="text/css" href="http://www.edacn.net/css/rss.css"?>
			<rss version="2.0">
			  <channel>
			    <title>fineshang的个人空间</title>
			    <link>http://www.edacn.net/?uid-174067</link>
			    <description></description>
			    <copyright>Copyright(C) fineshang的个人空间</copyright>
			    <generator>SupeSite/X-Space</generator>
			    <lastBuildDate>Sun, 23 Nov 2008 20:38:20 GMT</lastBuildDate><item>
								<title>假期归来，进入状态</title>
								<link>http://www.edacn.net/?uid-174067-action-viewspace-itemid-52106</link>
								<description><![CDATA[<P>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 经过十几天的假期，终于回来了。由于奥运会的召开，家里基本上天天就是看电视，心情随着自己喜爱的运动员一起运动。</P>
<P>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 回来之后理顺一下心情，马上又要开始工作了。</P>...]]></description>
								<category>blog</category>
								<author>fineshang</author>
								<pubDate>Thu, 21 Aug 2008 16:36:40 GMT</pubDate>
							</item>
							<item>
								<title>第六章</title>
								<link>http://www.edacn.net/?uid-174067-action-viewspace-itemid-51622</link>
								<description><![CDATA[<P>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 终于能够在今天更新我的日志了，连续两天的忙活，老板交代的任务告一段落。隔了两天，我才把第六章看完，总结一下。在现在FPGA设计中，一种时钟往往解决不了问题，第六章就主要讲了时钟域的问题。主要有两个方面的问题：1，数据在...]]></description>
								<category>blog</category>
								<author>fineshang</author>
								<pubDate>Sun, 20 Jul 2008 19:07:00 GMT</pubDate>
							</item>
							<item>
								<title>第五章总结</title>
								<link>http://www.edacn.net/?uid-174067-action-viewspace-itemid-51579</link>
								<description><![CDATA[<P>今天还看了第五章，本章所讲内容我基本比较熟悉，除了matlab进行DSP设计这一块。</P>
<P>本章主要讲了三部分内容：用状态图进行状态机设计，matlab和synplify DSP进行DSP设计，软硬件结合设计。</P>
<P>1：状态图与状态机。状态图比状态机更加易读，而且更加容易进行...]]></description>
								<category>blog</category>
								<author>fineshang</author>
								<pubDate>Wed, 16 Jul 2008 20:51:43 GMT</pubDate>
							</item>
							<item>
								<title>第三章总结</title>
								<link>http://www.edacn.net/?uid-174067-action-viewspace-itemid-51578</link>
								<description><![CDATA[<P><FONT style="BACKGROUND-COLOR: #66cccc">再接再厉，其实昨天已经将第三章看完了，内容并不是很多。</FONT></P>
<P><FONT style="BACKGROUND-COLOR: #66cccc">第三章主要讲了FPGA的功率问题。相对于ASIC，FPGA并不能做出超低消耗的设计。在以CMOS电路为基础的FPGA上，...]]></description>
								<category>blog</category>
								<author>fineshang</author>
								<pubDate>Wed, 16 Jul 2008 19:42:19 GMT</pubDate>
							</item>
							<item>
								<title>第二章总结</title>
								<link>http://www.edacn.net/?uid-174067-action-viewspace-itemid-51569</link>
								<description><![CDATA[<P><FONT style="BACKGROUND-COLOR: #66cccc">今天看完了第二章，做一下总结。</FONT></P>
<P><FONT style="BACKGROUND-COLOR: #66cccc">第二章主要讲了FPGA设计的面积问题，主要讨论基于正确拓扑结构下的面积节省。</FONT></P>
<P><FONT style="BACKGROUND-COLOR: #66c...]]></description>
								<category>blog</category>
								<author>fineshang</author>
								<pubDate>Tue, 15 Jul 2008 19:51:21 GMT</pubDate>
							</item>
							<item>
								<title>Advanced FPGA Design 第一章总结</title>
								<link>http://www.edacn.net/?uid-174067-action-viewspace-itemid-51554</link>
								<description><![CDATA[<P>今天花了几个小时看完了第一章，觉得很有收获，总结一下，放在这里。</P>
<P>第一章主要讲了FPGA设计的速度指标和改进方法。</P>
<P>A：速度指标：吞吐量、延迟、时序。</P>
<P>B：吞吐量：设计每个时钟周期处理的数据大小。</P>
<P>&nbsp;&nbsp;&nbsp; 改进方法：...]]></description>
								<category>blog</category>
								<author>fineshang</author>
								<pubDate>Mon, 14 Jul 2008 21:29:44 GMT</pubDate>
							</item>
							<item>
								<title>祝贺一下，终于看完了第二遍</title>
								<link>http://www.edacn.net/?uid-174067-action-viewspace-itemid-51541</link>
								<description><![CDATA[庆祝一下博客开张，顺便祝贺一下自己看完了《数字逻辑基础与Verilog设计》第二遍。]]></description>
								<category>blog</category>
								<author>fineshang</author>
								<pubDate>Mon, 14 Jul 2008 10:58:58 GMT</pubDate>
							</item>
							
		</channel>
	</rss>