空间管理 您的位置: EDA中国门户网站 » NickQ的技术：ASIC Design Verification » 日志

ASIC Design Verification Verilog SystemVerilog SystemC Vera Synopsys Candence VCS DC NC Prototype FPGA Synplify Pro Xilinx ISE Chipscope Altera 本人喜交天下有志朋友， 技术交流、观点讨论可联系我（Nick） ： nickq@s2cinc.com

发布新日志

• 我的日志
• 我的足迹
• 我的收藏