ASIC Design Verification Verilog SystemVerilog SystemC Vera Synopsys Candence VCS DC NC Prototype FPGA Synplify Pro Xilinx ISE Chipscope Altera 本人喜交天下有志朋友, 技术交流、观点讨论可联系我(Nick) : nickq@s2cinc.com

干ASIC验证好,还是干ASIC设计好?

上一篇 / 下一篇  2008-04-08 12:35:17 / 天气: 晴朗 / 心情: 平静 / 精华(1)

       很多人都在考虑这个问题。

       当然,在当下国内ASIC设计环境下,有时候你不必要考虑这个问题,因为绝大部分“小公司”不会把验证和设计分开,一是小项目没有必要,二也是因为很难找到专门的验证工程师。

        其实这也要看项目组情况。有的项目,已经流片多个版本了,你来做“设计”,其实就是在别人代码上修修改改,其实没什么意思,而且非常累。RTL代码本身就是“汇编”特性,不好阅读也不好修改。当然,如果项目刚开始,需要你从0开始写代码,这时候做ASIC设计其实非常有成就感:个人感觉比验证工程师有成就感。这也是为什么我过去的验证组同事老是回家苦看verilog以便什么时候也能转成“设计工程师”,其实个人觉得没有必要。干什么干出色了都是牛逼的。

          没有任何岗位是“不重要的”,否则老板或者人力资源部门就不会设置这个岗位,一年还要发许多工资。

          不过按照常规,一般“验证”工程师“配置”似乎比“设计工程师”“配置低”一些,比如同样名校毕业,一个硕士一个本科,本科会被拉去做验证,硕士会进入“设计组”。其实这也就是个没有必要的“规则”。我过去认识的验证组的同事,他们都给我感觉非常优秀。

            做验证其实成就感来源于业界一个说法,“瓶颈就在验证”,并且现在EDA工具每出来新的feature一般总是针对验证的,说明这个领域目前还“没有成熟”,正是机会所在。做验证其实也是很辛苦的,我的一个同事就抱怨“每天看波形把眼睛都看坏了”。

           还是那句话, 干什么干出色了都是牛逼的。根据自己情况选定一个干下去,就应该是ok的(特别要注意“根据自己情况”的)。

        


FPGA/CPLD器件价格查询

TAG:

引用 删除 abcdef   /   2008-04-24 10:57:05
正好相反,国外都是白人做系统和验证,华人和印度人做设计。
引用 删除 xx_ic   /   2008-04-17 17:37:09
3
yqyhaohan的个人空间 引用 删除 yqyhaohan   /   2008-04-17 09:24:50
说的好!楼主肯定是过来人了!
谢谢了,受教
引用 删除 crazyzxl   /   2008-04-15 10:04:13
SP!!
干什么干出色了都是牛逼的!
引用 删除 haoyanjun168   /   2008-04-14 09:21:56
说的很有道理啊!!!!!
 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

日历

« 2008-11-25  
      1
2345678
9101112131415
16171819202122
23242526272829
30      

数据统计

  • 访问量: 4513
  • 日志数: 27
  • 建立时间: 2008-04-08
  • 更新时间: 2008-09-05

RSS订阅

Open Toolbar