用户菜单

• 给我留言
• 加入好友
• 发短消息
• 我的介绍
• 论坛资料
• 空间管理

标题搜索

我的存档

• 2008年05月
• 2008年04月

最新评论

• [日志] 原帖由forrest1于2008-04-09 14:26:25发表 既然可以+/-8Hz,你
• [日志] 我也没弄明白为何不直接做成1MHz的时钟，如果pll不支持1MHz输
• [日志] 既然可以+/-8Hz,你就做一个1MHz的就行了,误差为+/-4Hz,这样不

最新来客

• 

  fengxiaode

• 

  syunjiang

• 

  176543

• 

  jxh_crane

• 

  148329

我的足迹

• [日志] 请各位VHDL高手帮忙改一下我的程序
• [日志] 数字融合时代下的FPGA前景
• [日志] 3G牌照即将发放 三类人才吃香
• [日志] FPGA设计的四种常用思想与技巧
• [日志] FPGA设计的新方向
• [日志] FPGA/CPLD数字电路设计经验分享zz
• [日志] 6个好习惯让你做个优秀的开发者
• [日志] 开始养成好习惯
• [日志] 职场新人必知----七大忌讳

我的好友

• 

  syunjiang

数据统计

• 访问量: 266
• 日志数: 2
• 建立时间: 2008-04-07
• 更新时间: 2008-05-13

RSS订阅