也许老了 http://www.edacn.net/?uid-17761 Copyright(C) 也许老了 SupeSite/X-Space Wed, 03 Dec 2008 13:19:32 GMT 程序分text , data(initialzed) , bss , stack , heap 几个段 http://www.edacn.net/?uid-17761-action-viewspace-itemid-74464 根据APUE， 程序分为下面的段：.txt  ,  .data(initialzed) ,   bss   ,   stack  , heap 
text /  data / bss
text段在内存中被映射为只读， 但.data 和 .bss是可写的。

bss是英文Block Star...]]> blog mig29 Fri, 07 Nov 2008 17:13:13 GMT WG2ALLEGRO http://www.edacn.net/?uid-17761-action-viewspace-itemid-49946 Expedition2004与Allegro15.X的接口方法


1、把目...]]> blog mig29 Sun, 13 Apr 2008 01:16:28 GMT VHDL 與VERILOG的比較！ http://www.edacn.net/?uid-17761-action-viewspace-itemid-49944 VHDL難學, 語法嚴謹, 學習時間長, 一不小心編譯器老給警告. 但是一旦編譯器通過, 錯誤機率降低很多。
Verilog易學, 語法寬鬆, 學習曲線, 編譯器容易通過. 但是編譯器通過並不代表沒錯誤。
VHDL比...]]> blog mig29 Sun, 13 Apr 2008 01:01:14 GMT 不知道為什么喜歡上了SI http://www.edacn.net/?uid-17761-action-viewspace-itemid-49940 blog mig29 Sun, 13 Apr 2008 00:04:06 GMT <转载〉硬件工程师必杀技 http://www.edacn.net/?uid-17761-action-viewspace-itemid-7274 1 、充分了解各方的设计需求，确定合适的解...]]> blog mig29 Sat, 02 Jun 2007 22:54:57 GMT 实现3分频电路(最简电路)---转 http://www.edacn.net/?uid-17761-action-viewspace-itemid-3499 blog mig29 Fri, 15 Dec 2006 23:05:13 GMT 锁相环 http://www.edacn.net/?uid-17761-action-viewspace-itemid-3183 有关锁相环环.

   锁相环通常分两种：DLL和PLL。DLL（DELAY LOCKED LOOP） PLL（PHASE LOCKED LOOP）

   PLL的特点

       1。 输出时钟有内部VCO自振产生，把输入参考时钟和反馈时钟...]]> blog mig29 Sat, 11 Nov 2006 19:20:47 GMT