锁相环

有关锁相环环.

   锁相环通常分两种：DLL和PLL。DLL（DELAY LOCKED LOOP） PLL（PHASE LOCKED LOOP）

   PLL的特点

       1。 输出时钟有内部VCO自振产生，把输入参考时钟和反馈时钟的变化转换为电压信号间接地控制VCO的输出频率。

       2。 VCO输出频率有一定的范围，如果输入时钟频率超过这个频率，则锁相环不能锁定。

       3。 低通滤波可以过滤输入时钟的高频抖动，其输出时钟的抖动主要来自vco本身以及电源噪声，而不是输入时钟带入得抖动。

       4。 由于是模拟电路，所以对电源噪声敏感，在设计PCB的时候，一般需要单独的模拟地。

   DLL的特点

       1。时钟输出真实，及时地反映输入时钟，跟踪时钟输入迅速。

       2。能锁定的输入时钟频率范围较宽，但是由于延时电路的纵延时有限，所以不能锁定时钟频率过低的输入时钟。

       3。不能过过滤时钟源的抖动，会引入固有抖动，造成抖动积累。

       4。用数字电路实现，对电源噪声不敏感。