用户菜单

• 给我留言
• 加入好友
• 发短消息
• 我的介绍
• 论坛资料
• 空间管理

标题搜索

我的存档

• 2008年11月
• 2008年10月
• 2008年09月
• 2008年08月
• 2008年07月
• 2008年06月
• 2008年05月
• 2008年04月
• 2008年03月
• 2008年02月
• 2008年01月
• 2007年12月
• 2007年11月
• 2007年10月
• 2007年09月
• 2007年08月
• 2007年07月
• 2007年06月
• 2007年05月
• 2007年04月
• 2007年03月
• 2007年02月
• 2007年01月
• 2006年12月

最新评论

• [日志] debussy没用过，modelsim也不熟:'(
• [日志] 评分: 5
• [日志] 评分: 5
• [日志] 评分: 5
• [日志] 特别是当你30而立之时，还整天对着电脑编写着verilog代码，还
• [日志] 评分: 5
• [日志] 评分: 5
• [日志] Good！我支持你！
• [日志] 评分: 5

最新来客

• 

  122013137

• 

  fengxin81

• 

  crystal99

• 

  rgjjj

• 

  帝国枫桥000777

• 

  209665

• 

  9751

• 

  208419

• 

  zhouhongfei

• 

  144230

• 

  shaweikang1984

• 

  bright1224

我的足迹

• [日志] 为中国崛起，赶超美国而努力： 我的中国芯
• [日志] verilog 综合 注意事项小结
• [日志] 25位最具影响力的IC人物
• [日志] 中国芯片设计产业
• [日志] 三分频的Verilog实现
• [日志] 男人啊，当你生于1980(转)
• [日志] open-drain & push-pull

我的好友

• 

  pennynet

音乐盒

数据统计

• 访问量: 2428
• 日志数: 6
• 建立时间: 2006-10-21
• 更新时间: 2008-11-12

RSS订阅