PCI系统结构（第四版） 第4章 之一

第4章：信号组

简介

   本章将介绍符合PCI的设备与PCI总线的接口信号。图4-1和4-2分别说明了主设备和目标PCI设备所必需的和可选的信号，作为主设备或一个交易目标的PCI设备很显然必须与主设备和相关目标信号相协调。事实上，一个设备不可能只是纯粹的总线主设备，而不作为目标，至少，设备必须作为配置读和写的目标。

   每个信号组将在下面章节中作详细介绍，值得注意的是一些可选信号相对于一定类型的PCI代理都是不可选的。下面章节明确了信号必须执行的环境。

系统信号

PCI时钟信号（CLK）

   时钟信号对驻留在PCI总线所有的设备来说都是输入信号，它不是反射波信号，它为所有交易，包括总线仲裁提供时序。在时钟信号的上升沿采样PCI设备的所有输入，这些输入信号的状态不受其他时间的影响，所有PCI时序参数根据时钟信号的上升沿来确定。

   在PCI总线上的所有操作必须与PCI时钟信号同步，时钟信号的频率范围是0MHZ—33MHZ。1.0版PCI规范规定所有设备必须支持16—33MHZ的操作，并且强烈推荐支持0MHZ的操作以适应静态调试和低功耗要求。2.X版PCI规范规定所有PCI设备（只有一项例外）必须支持在0MHZ到33MHZ范围内的PCI操作。

   时钟频率在以下情况的任何时间都可以改变：

■    时钟边沿保持清晰；

■    没有违反时钟高低电平所持续时间的最低限度；

■    没有总线请求搁着不理；

■    LOCK#未被有效；

时钟仅在低电平状态（节省电源）下会停止。

作为一个例外，集成在系统板上的器件设计成以固定频率（最高33MHZ）操作，并且只能在哪个频率上工作。

CLKRUN#信号

描述

见图4-3，CLKRUN#信号是可选的，它是为移动环境（如便携式）而定义的，不包含在PCI插入式连接器中。值得注意的是，在小型PCI卡连接器中需要CLKRUN#信号。

   尽管PCI规范规定时钟可以停止，或它的频率可以改变，但却没有定义一种方法来确定什么时间停止时钟，或什么时间重新启动时钟。

   一个便携式系统包含一个中央资源，在此中央资源中包括PCI时钟发生器逻辑。根据时钟发生器逻辑（通常是芯片组的一部分），CLKRUN#信号保持为三态输入/输出信号，当时钟运行正常时，时钟发生逻辑保持CLKRUN#有效。在时钟停止（或放慢）的过程中，时钟发生逻辑监测CLKRUN#以识别主设备和目标设备的PCI时钟信号恢复为最高速度的请求。如果总线没有空闲，时钟是不能停止的。在停止（或放慢）时钟频率之前，时钟发生逻辑使CLKRUN#无效一个时钟，通知PCI设备时钟将会停止（或放慢）。在驱动CLKRUN#到高电平（无效）一个时钟之后，时钟发生逻辑使它的CLKRUN#输出驱动器为三态。在时钟停止（或放慢）期间，在CLKRUN#上的保持电阻来确保CLKRUN#维持在无效状态。

   时钟发生逻辑在使CLKRUN#无效之后，时钟将继续不变运行至少4个时钟周期，在CLERUN#无效之后，时钟发生逻辑必须监测CLKRUN#两个可能出现的情况。