Jiang_online

2008年6月11日硅谷动力资讯中心消息，USB 3.0标准有望明年推出，据了解，该标准下的数据传输速率每秒达5GB，将是目前USB 2.0的10倍。

　　当前，USB设计学会（以下简称USB-IF）及其成员正致力于将新制定的U...]]> blog surpass3000 Sun, 15 Jun 2008 13:52:57 GMT 最近可能要搞一段时间ＮＩＯＳ　ＩＩ http://www.edacn.net/?uid-27076-action-viewspace-itemid-43332 最近由于项目需要，需要研究一段时间ＮＩＯＳ　ＩＩ。

基本上以前没有怎么接触过ＳＯＰＣ，所以还得好好学习一下，呵呵

]]> blog surpass3000 Wed, 12 Mar 2008 23:00:06 GMT FPGA 设计的四种常用思想与技巧 http://www.edacn.net/?uid-27076-action-viewspace-itemid-32596 FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后的设计工作，将取得事...]]> blog surpass3000 Thu, 27 Dec 2007 19:22:56 GMT 提高同步系统的运行速度 http://www.edacn.net/?uid-27076-action-viewspace-itemid-32595 同步电路的速度是指同步时钟的速度。同步时钟愈快，电路处理数据的时间间隔越短，电路在单位时间处理的数据量就愈大。

我们先来看一看同步电路中数据传递的一个基本模型：如下图

wpe6.j...]]></description>
<category>blog</category>
<author>surpass3000</author>
<pubDate>Thu, 27 Dec 2007 19:04:56 GMT</pubDate>
</item>
<item>
<title>系统时序基础理论</title>
<link>http://www.edacn.net/?uid-27076-action-viewspace-itemid-32351</link>
<description><![CDATA[<P class=MsoNormal style= 系统时序基础理论
FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综...]]> blog surpass3000 Thu, 08 Mar 2007 23:16:14 GMT 关于Altera QuartusII编译警告_转 http://www.edacn.net/?uid-27076-action-viewspace-itemid-3873 关于Altera QuartusII编译警告

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需...]]> blog surpass3000 Sun, 04 Feb 2007 19:53:53 GMT