让心去旅行！

Verilog HDL无符号数和有符号数

上一篇 / 下一篇 2006-09-08 09:36:37 / 天气: 晴朗 / 心情: 高兴

算术操作和赋值时，注意哪些操作数为无符号数、哪些操作数为有符号数非常重要。无符号数存储在：
* 线网
* 一般寄存器
* 基数格式表示形式的整数
　　有符号数存储在：
* 整数寄存器
* 十进制形式的整数
　　下面是一些赋值语句的实例：

reg [0:5] Bar;
integer Tab;
. . .
Bar = -4'd12; //寄存器变量Bar的十进制数为52，向量值为110100。
Tab = -4'd12; //整数Tab的十进制数为-12，位形式为110100。

-4'd12 / 4 //结果是1073741821。
-12 / 4 //结果是-3

　　因为Bar是普通寄存器类型变量，只存储无符号数。右端表达式的值为'b110100（12的二进制补码）。因此在赋值后，Bar存储十进制值52。在第二个赋值中，右端表达式相同，值为'b110100，但此时被赋值为存储有符号数的整数寄存器。Tab存储十进制值－12（位向量为110100）。注意在两种情况下，位向量存储内容都相同；但是在第一种情况下，向量被解释为无符号数，而在第二种情况下，向量被解释为有符号数。
　　下面为具体实例：

Bar = - 4'd12/4;
Tab = - 4'd12 /4;

Bar = - 12/4
Tab = - 12/4

　　在第一次赋值中，Bar被赋于十进制值61（位向量为111101）。而在第二个赋值中，Tab被赋于与十进制1073741821（位值为0011...11101）。Bar在第三个赋值中赋于与第一个赋值相同的值。这是因为Bar只存储无符号数。在第四个赋值中，Bar被赋于十进制值－3。
　　下面是另一些例子：

Bar = 4 - 6;
Tab = 4 - 6;
Bar被赋于十进制值62（－2的二进制补码），而Tab被赋于十进制值－2（位向量为111110）。

　　下面为另一个实例：

Bar = -2 + (-4);
Tab = -2 + (-4);
Bar被赋于十进制值58（位向量为111010），而Tab被赋于十进制值－6（位向量为111010）。

FPGA/CPLD器件价格查询

全部脚印 不留脚印留下脚印:

导入论坛收藏分享给好友推荐到圈子管理举报

TAG:

引用删除 surpass3000 / 2006-09-12 14:47:32: 楼上说得很好，看来也相当的有研究

引用删除 xiaomei2 / 2006-09-11 22:45:05: 看来surpass3000不爱回答别人的问题呀，我来回答吧，integer是可以被综合，但是只要引用就要占去32位宽。所以，verilog2001对此作了修正，引入了signed关键字，从而可以用reg来存储有符号数了，那么就方便多了，哈哈。

引用删除 tangwenming / 2006-09-11 13:42:33: -4位宽应该是4位啊怎么变成六位了？

引用删除 hwei / 2006-09-09 23:41:52: 评 5 分
对于楼主我有一个疑问：
是不是将数据定义成interger就能够存储有符号数，那么这个有符号数是不是可以进行数据大小的比较，比方说：
interger a = -4'd3;
interger b = 4'd2;
此时如果有一段代码为：
if(a > b)
c <= 1'b1;
else
c <= 1'b0;
这个时候c会是0还是1呢？
我想问这个问题是想说，-4'd3的2进制数为1101，4'd2的2进制数为0010，因此在无符号数情况下做大小比较的时候会判断-4'd3大于4'd2，而这与有符号数是相违背的。
如果定义成为interger以后是否可以避免上面的情况发生呢？
还有interger是否可以被综合呢？
谢谢指导！