有谁能解释一下ALTERA--FPGA中ALM的结构
查看( 117 ) /
评论( 9 )
TAG:
-
forrest1
发布于2007-08-02 09:56:44
-
******,这个问题怎么就没有人回答呢?
-
jep发布于2007-08-02 16:22:21
-
DS中有详细的解释, 你却非要让别人解释给你, 这就是没人回贴的原因

-
ishock发布于2007-08-02 21:03:52
-
确实,这个结构一查不就知道了
-
forrest1
发布于2007-08-03 00:34:27
-
问题是我对ALM的结构不了解
在datasheet上只说明ALM能工作于normal mode,extended LUT mode,Arithmetic mode,shared Arithmetic mode. 但我只看到说明,不知道它是怎么实现的.如normal mode,它可以工作于2 LUT方式,这样的话就是两个4进一出查找表.共2*2^4=32个表项.但它又支持6进1出,那就是2^6=64bit查找表.它到底是怎么样一个结构呢?我一点也不明白.
-
jep发布于2007-08-03 09:43:21
-
大概只有Altera原厂的人才知道这些模式是如何实现的, DS上不会出现这些信息, 甚至稍微深入一点的介绍都没有.
但这并不意味着我们就没办法, 通过对Floorplan进行仔细的分析就可以得到很多有趣的东西, 甚至有人把FPGA当成模拟芯片来用, 这都是基于对底层电路的深入理解, 祝楼主好运!
-
wf1982720发布于2007-09-16 18:05:19
-
还是楼上的分析的精准
-
mailtoyj518168发布于2007-09-18 09:46:51
-
其实,当什么也没有讲一样!
-
zhoupang
发布于2007-09-19 10:48:03
-
呵呵 版上很多兄弟用FPGA 把这种东西 当透明的一样 具体的设计只有在布线资源及其复杂 紧张的时候 才会去研究
-
清醒纪发布于2007-09-19 16:38:07
-
自适应逻辑模块ALM中的组合逻辑模块可以根据用户的需求由设计工具自动配置成需要的模式。可以配置成5输入和3输入的LUT,或5输入和4输入的LUT,或两个4输入的LUT等等。另外,ALM内部也有两个3输入加法器,和传统的2输入加法器相比,在实现算术运算时,显著地减少了加法电路的级数,提高了计算的性能。
(PS:FPGA是一个数字芯片)
我的栏目
标题搜索
日历
|
|||||||||
| 日 | 一 | 二 | 三 | 四 | 五 | 六 | |||
| 1 | |||||||||
| 2 | 3 | 4 | 5 | 6 | 7 | 8 | |||
| 9 | 10 | 11 | 12 | 13 | 14 | 15 | |||
| 16 | 17 | 18 | 19 | 20 | 21 | 22 | |||
| 23 | 24 | 25 | 26 | 27 | 28 | 29 | |||
| 30 | |||||||||
我的存档
数据统计
- 访问量: 4031
- 日志数: 53
- 文件数: 2
- 建立时间: 2007-07-19
- 更新时间: 2008-11-18

