同步设计的五条规则

上一篇 / 下一篇  2007-01-27 16:48:57 / 天气: 晴朗 / 心情: 高兴

1、所有的数据都要通过组合逻辑和延时单元(典型为触发器)
2、延时总是由延时单元来控制,而不是由组合逻辑来控制
3、组合逻辑所产生的信号不能在没有通过一个同步延时单元的情况下反馈给同一个组合逻辑
4、时钟信号不能被门控,必须直接到达延时单元的时钟输入端,而不经过任何组合逻辑
5、数据信号必须只通过组合逻辑或多或延时单元的数据输入端


FPGA/CPLD器件价格查询

TAG:

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

日历

« 2008-11-07  
      1
2345678
9101112131415
16171819202122
23242526272829
30      

数据统计

  • 访问量: 1726
  • 日志数: 6
  • 建立时间: 2006-11-03
  • 更新时间: 2007-01-27

RSS订阅

Open Toolbar