modelsim6.2版本,已经关闭了优化选项.仿真一段代码时,仿真器总是停在一个固定的时间点上不动了.查了代码,没有finish,stop之类的系统任务,也没有wait.查了代码语法,nlint查的,也没有报类似组合逻辑feedback loop的warning.好奇怪啊. 请教大家

最基本的用法A---> IBUFG --> BB--> DCM_clk_inC--> DCM_clk_fbDCM_clk0 --> BUFG --> CC --> ODDR -->D默认设置应该是A和C同相位。 在板上测试A和D的时候总是不能得到同相位的关系，大约有4ns的skew。已经检查了配置很多遍了，没发现什么问题：Virtex4， 频率50M， Fixed Phase 0， Feedback 1X。请问有碰到这种情况的吗？ 是不是我哪里理解错了？

1 - Learning Perl的中文版PDF (Perl语言入门）