My Passion,Your Strength
copy
Bookmark
http://www.edacn.net/?47165
个人专栏
圈子
好友
专题讨论
留言
空间管理
您的位置:
EDA中国门户网站
»
My Passion,Your Strength
»
我的论坛主题
相信自己
主题
文集
收藏
回复
图片
文件
更多
提问
回答
活动
参与
post sta的timing report这样报对吗?
2008-10-18 11:13:06
/
芯片综合
这是一条从input出发的timing report,其中clk network delay的值PT是自动用这个port口的约束时钟的最长的一段propagtion delay来代替,这样报对吗?我觉得因为已经设置了input delay,这里的clock network应该就是用0来计算了吧麻烦大家帮我看看
查看(54)
评论(4)
HZJoshua
用户菜单
给我留言
加入好友
发短消息
我的介绍
论坛资料
空间管理
标题搜索
我的存档
2006年08月
2006年07月
数据统计
访问量: 1529
日志数: 12
建立时间: 2006-07-21
更新时间: 2006-08-31
RSS订阅
Open Toolbar