fengxin_star的个人空间 http://www.edacn.net/?uid-53062 Copyright(C) fengxin_star的个人空间 SupeSite/X-Space Tue, 02 Dec 2008 16:18:13 GMT FPGA设计3 http://www.edacn.net/?uid-53062-action-viewspace-itemid-32224 综合工具
          第一节： 什么是综合呢？synthesis，台湾翻译为－合成，其作用就是将硬件描述语言的RTL级代码转变为门级网表。当然，现在综合技术...]]> blog fengxin_star Thu, 29 Nov 2007 18:24:07 GMT FPGA设计2 http://www.edacn.net/?uid-53062-action-viewspace-itemid-32223 asic设计入门（前端）
  asic设计前后端是如何分的呢？asic设计的前后端就如FPGA设计的Implementation之前之后（Xilinx）的区分，前端负责综合网表之前的所有事情，而后端负责Netlist到GDSII的过程。...]]> blog fengxin_star Thu, 29 Nov 2007 18:23:36 GMT FPGA设计1 http://www.edacn.net/?uid-53062-action-viewspace-itemid-32222 来www.dicder.com很长时间了，一直说要给5life一个惊喜，还在坛子上面发了一个檄文说要支持这里到底，一晃还是一个月。今天是冬至，晚上早早下了班回家和anyka一起过节；或许是因为今天把一个程序调通的原因，特别...]]> blog fengxin_star Thu, 29 Nov 2007 18:22:07 GMT modelsim6.2 时序仿真方法与步骤 http://www.edacn.net/?uid-53062-action-viewspace-itemid-32221 这里介绍两种仿真的步骤，工具为modelsim6.2和quartus II 6.0 winXP平台，器件altera cyclone

一、行为仿真-- quartus II

1。准备源文件，假设为counter16.vhd;

2。准备测试文件，假设为testcounter16.vht(.vhd也可）,假设在testcounter16.vht...]]> blog fengxin_star Thu, 29 Nov 2007 18:20:18 GMT Modelsim 6.2中Signal看不到信号的解决办法 http://www.edacn.net/?uid-53062-action-viewspace-itemid-32220 你是否正在为modelsim根本无视你认真写出的完全符合规定的驱动变量而苦恼？因为这些testbench以前都运行的好好的。原来这都不是你的错，而是Modelsim 6.2里修改了参数设置造成的（这帮...]]> blog fengxin_star Thu, 29 Nov 2007 18:10:58 GMT