空间管理您的位置: EDA中国门户网站 » zw02031144的个人空间 » 日志

AD8369及其在数字中频接收机中的应用

上一篇 / 下一篇 2007-05-21 11:37:22 / 天气: 晴朗 / 心情: 高兴

AD8369及其在数字中频接收机中的应用

曹鹏，费元春

(北京理工大学信息科学技术学院电子工程系，北京100081)

摘要：介绍了数字可变增益放大器(DVGA)AD8369的电路结构及其关键技术指标，并用该芯片为数字中频接收机设计了全数字自动增益控制(DAGC)系统，给出了其控制回路及其实现算法。该DAGC系统具有收敛速度快、工作稳定性好和抗饱和能力强等特点。
关键词：可变增益放大器；数字中频接收机；自动增益控制；控制电路；算法

一、引言
数字中频接收机（DIFR）是软件无线电的核心技术之一，已在商用（GSM、CDMA2000、WCDMA、3G）和军用（GPS、数字化雷达接收机）无线通信领域引起了广泛的研究兴趣。这种接收机是对中频信号直接采样，而信道化和解调等功能则由数字部分来完成。DIFR具有极大的灵活性，可用来实现多载波、多模式的“通用”接收机。DIFR通常也是宽带接收机，且为了克服其带内强的干扰信号对弱的有用信号的阻塞问题，要求其动态范围更大。因此，为了扩大DIFR的动态范围，其中频放大电路中一般都要有自动增益控制（AGC）功能，该功能可以根据被接收信号的强弱，自动调节放大电路的增益，使接收机输出的功率基本保持恒定。本文介绍了数字可变增益放大器（DVGA）AD8369及其电路结构和关键性能指标，并用AD8369为DIFR设计了全数字AGC（DAGC），给出了该DGAC的全数字反馈回路的电路及其控制算法。这种新型的DVGA系统具有收敛速度快、控制更为灵活、能够满足不同形式信号（连续波、脉冲波）的增益控制要求等优点，可应用于无线通信基站和数字化雷达接收机等电子设备中^{［１～５］}。
二、芯片介绍^［５］
AD8369是一种以分贝为单位的线性数字可变增益放大器（DVGA），该芯片具有45 dB的增益调节范围，3 dB步长，工作频率从低频到400 MHz，20 MHz带宽内增益波动小于0.1 dB。AD8369的增益控制是通过一个数字接口（串行或并行）实现的。所以用AD8369设计的DAGC系统消除了传统DAGC电路中D/A变换器，可以实现全数字化，并且电路的复杂程度也大为降低。
AD8369的内部电路结构如图1所示,由一个7阶R-2R梯形电阻衰减网络、固定增益放大器、3dB开关衰减器、互补电流源输出网络、偏置电路、增益步进控制电路和数字接口等部分组成。AD8369工作时，数字接口(并口或SPI串口)接收的4位二进制增益控制代码，其高3位用于控制跨导单元和梯形电阻衰减网络，实现步长6 dB、最大42 dB的增益调节，最低位用来控制3 dB开关衰减器，并配合前面的电阻衰减网络，最终实现在45 dB增益调节范围内，3 dB步长的数字增益调节功能。AD8369的输出电路采用两对互补电流源的全差分形式，差分输出阻抗200Ω。AD8369的电压增益可以用(1)式计算：

式中Ｒ_Ｌ是外接负载电阻,单位是欧姆；
n是增益控制代码，最小是0，最大是15。
显然,Ｒ_Ｌ与AD8369的输出电阻的并联值共同决定AD8369的最大增益和输出信号的幅值，但Ｒ_Ｌ的大小并不影响该芯片的增益调节步长。

三、关键性能参数分析
AD8369的增益调节步长、线性动态范围、频响特性、增益调节的响应速度及噪声系数等参数对AGC系统的设计非常关键，下面对其关键技术性能给予分析。
第一，增益代码与增益之间的关系。图2给出了AD8369工作在70 MHz频率下,其增益与增益代码和负载Ｒ_Ｌ之间的关系。由图可知,当增益控制代码不变时,负载Ｒ_Ｌ增大，则芯片的增益提高；当负载电阻一定时,在整个45 dB增益调节范围内，AD8369的增益与增益控制代码之间都能保持良好的、以分贝为单位的、3　dB步进的线性关系。

第二，在从低频到400 MHz工作频率范围内，AD8369都具有较平坦的幅频特性，如图3所示。在0～400 MHz频率范围内，从增益代码15到增益代码0，共有16条幅频特性曲线，每条曲线之间都能保持3 dB步进和相对较平坦的频响特性。

第三，AD8369的噪声系数与其工作频率、电源电压之间的关系如图4所示。当负载电阻由1 kΩ变为200Ω时，在同一电源电压和工作频率条件下，噪声系数大约可降低1.5 dB；当电源电压由3 V增大到5 V时，在同一负载和工作频率条件下，噪声系数略有上升；而当电源电压和负载都不变时，噪声系数随工作频率的提高而增加，但当AD8369的工作频率低于300 MHz时，其噪声系数基本可保证小于7 dB。
另外，AD8369的增益步进调节的响应时间的典型值为30 ns，能够很好地满足高速AGC的调节速度方面的需求。显然，AD8369从工作频率、增益调节范围和步长、噪声系数、负载特性、增益调节速度等方面都能较好地满足高速、大动态DGAC系统的设计需求。

四、AD8369在DIFR中的应用
AD8369在DIFR中的典型应用如图5所示。天线接收的射频信号经过选频放大和混频变为中频信号，然后由经过选频滤波后，变为中频信号（工作频率范围可从几十兆赫到二百多兆赫）。在中频部分，中频信号经过由DVGA芯片和其后级的低噪放的放大和抗混叠滤波器滤波后，直接进行高速A/D变换。高速ADC的输出信号，被分别送到了DAGC控制回路和由DDC（数字下变频）和CIC(抽取滤波器)＋FIR＋DSP组成的信道化和基带数字信号处理电路。在DAGC控制电路中，对高速ADC输出的数字信号d(n)和其过载指示信号F_OVR（ADC过载时，F_OVR为高）进行算术和逻辑运算，最终生成AD8369的增益控制代码c(n)自动调节AD8369的增益，即当天线接收的信号较弱时，AD8369工作在高增益状态；而当天线接收的信号较强时，AD8369工作在低增益状态，从而保证了ADC输入端信号的功率基本恒定。在数字信道化和基带数字信号处理电路部分，首先由DDC对ADC输出的信号进行数字正交下变频，把所需要的信号变为基带信号，然后由抽取滤波器CIC和FIR滤波器完成采样率变换和宽带数字滤波，共同实现数字信道化功能。在DSP部分对基带数字信号实现包括时钟恢复、解码、解扩等各种基带信号处理所需的功能，并最终实现接收机的全部功能。

五、全数字DAGC控制回路
基于FPGA的全数字自动增益控制回路如图6所示。首先，对高速ADC输出的数字信号d(n)经过数字整流，得到其模值信号｜d(n)｜。｜d(n)｜在经过自适应滤波器滤波，提取d(n)的幅度信息e(n)。为了得到ADC输出信号d(n)的包络信号的幅度信息f(n)，根据（2）式，先把e(n)乘以增益调节因子k，然后再与直流偏移补偿量Δd相加，实现增益补偿和直流分量补偿。理想情况下，f(n)与ADC输出信号d(n)包络的幅值相等。

f(n)=ke(n)Δd（2）
代码变换电路的功能是实现电压幅度信号f(n)与以dB为单位的增益控制代码之间的换算关系，用（3）式来表示：

其中，L是增益控制代码的位数，M是DVGA的增益调节步长，N是ADC的分辨率（位数），INT完成取整运算。该部分实现f(n)和g(n)之间的码长变换（由N-1位变为L位），以及f(n)和g(n)之间的对数运算关系。在电路实现时，考虑到进行对数运算的难度较大，采用了逻辑比较的办法实现。例如，假设ADC的分辨率N=14,DVGA的增益调节步长M=3dB,DVGA的控制代码为L＝4，根据（3）式求出f(n),g(n)与h(n)之间的逻辑关系如表1所示。h(n)是DAGC增益控制代码c(n)的调节增量。

在DAGC控制回路的最后部分，由F_OVR控制二选一多路选择器MUX，并最终生成DGCA(AD8369)的增益控制代码c(n)，用（4）式表示：

（4）式中，F_OVR是ADC输入过载指示位，当F_OVR为1时，表示ADC输入过载，反之，没有过载。该部分电路工作时，h(n)与c(n-1)在L位加法电路相加，生成新的增益控制代码c_１（n)。为防止溢出，该加法电路在运算溢出时，输出置为最大值，即全1状态。递减电路是L位具有防溢出功能的减1电路，即对c(n-1)减1后，得到c_２(n)，但当运算溢出（即c(n-1)＝0）时，c_２（n)置为最小，即c_２（n)＝0。
六、结束语
AD8369可用于数字化雷达、数字基站、移动通信设备、软件无线电接收机等新一代数字化信设备中。用该芯片设计的DAGC系统，其反馈回路中不需要A/D变换器，从而彻底消除了传统DAGC系统环路中DAC带来的各种杂散和失真，使系统的收敛特性和稳态性更好，控制回路的复杂程度也大为降低。

参考文献

［１］黄秀琼.用于脉冲多谱勒雷达的高速数字自动增益控制(DAGC)系统［J］.电讯技术,2000，４０(4)：7～9.
［２］钱丽.数字瞬时AGC系统［J］.现代雷达,2001,23(6):92～94.
［３］Myers.Radio receiver automatic gain control techniques［P］:European petent application：EP 1 195 894 A2, 2002-10-04.
［４］Newman J. A new 45-dB 500-MHz variable gain amplifier simplifies adaptive receiver designs［ＥＢ／ＯＬ］．http://www.analog.com,2001-12-01/2002-05-10.
［５］王利众,费元春.数字接收机中频电路研究［J］.电讯技术,2002，４２(1):39～41.
［６］Analog Device Inc.AD8369 data Sheet［EB/OL］.http://www.analog.com,2002-06-12/2002-12-10.