Quartus II + ModelSim SE的后仿真(Verilog版)(原创！)

上一篇 / 下一篇  2007-04-09 18:11:57 / 天气: 晴朗 / 心情: 高兴

查看( 865 ) / 评论( 35 )
Quartus II + ModelSim SE的后仿真(Verilog版)(原创！)
LL3W6B(Io198655共9页，PDF格式。EDA中国门户网站 |4k!p#j^
由于还有朋友搞不清楚怎么建库，我又花了一些时间制作了如何建Verilog库的PDF文档！EDA中国门户网站-b'i-ZL+p!x nT
希望能让大家少走弯路。请大家多多支持！
,S?@:?2G0a5L4}198655

基于Quartus II + ModelSim SE的后仿真(Verilog版).rar
1`#f*c z \6[/cjr198655(2007-04-09 18:09:52, Size: 985 kB, Downloads: 0)


FPGA/CPLD器件价格查询

论坛模式 推荐 收藏 分享给好友 推荐到圈子 管理

TAG: Quartus ModelSim 后仿真

cumtcrystal发布于2007-04-09 18:55:47
谢
好东西啊。谢谢
final04的个人空间 final04 发布于2007-04-09 19:26:24
楼主为了我们这些门外人 可以说是鞠躬尽瘁啊！！为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章;J,]Kqy,t4k i+bX

6dz'd/K!}0Kg:eFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,board多谢，我就是一直时序仿出来是没结果的那种 郁闷 www.edacn.netJ0^D
W3ivk
最专业的FPGA/IC设计论坛 dqn1l\X@pkc
回去好生研究下楼主的“宝点”
zhang_anwen发布于2007-04-10 09:46:58
兄弟，终于看到了，感激涕零
zhang_anwen发布于2007-04-10 10:44:31
我出来的还全部是xxxx
dxzhang发布于2007-04-10 10:52:06
好东西啊。谢谢
dxzhang发布于2007-04-10 10:52:30
好东西啊。谢谢
dxzhang发布于2007-04-10 10:53:03
好东西啊。谢谢
zhang_anwen发布于2007-04-10 13:19:37
救命啊，我的结果还是不对。
chenhongyi的个人空间 chenhongyi 发布于2007-04-10 13:25:10

QUOTE:

原帖由 zhang_anwen 于 2007-4-10 13:19 发表
|YUN-{l5XmcibEDA中国门户网站救命啊，我的结果还是不对。
FPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardpN:r4]3L?x[
应该是库没有建好。
zhang_anwen发布于2007-04-10 14:19:27
现在建好的库，删除不了阿
zhang_anwen发布于2007-04-10 14:21:01
我怀疑modelssim.ini的设置，出现问题了。
叹息之墙 alyssa 发布于2007-04-10 14:33:20
kan kan
zhang_anwen发布于2007-04-10 22:47:18
我觉得关于modelsim.ini的修改的问题，那个路径指向有点疑问阿。
zhang_anwen发布于2007-04-10 22:51:35
这个路径为什么要这样指定呢？
zhang_anwen发布于2007-04-10 23:02:04
出来的结果还是不对，哎，郁闷到家了
zhang_anwen发布于2007-04-10 23:17:44
两个库文件的位置分别是:为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章R XM8QFEX
C:\Modeltech_6.1f\win32\altera_lib\altera_base_v
j/{XX        K*j |%e.]最专业的FPGA/IC设计论坛C:\Modeltech_6.1f\win32\altera_lib\cyclone_v
9sMev}#y1NEDA中国门户网站FPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,board~s        J;C*U
E:c        [M
modelsim.ini 的部分
+o6v~'P7g
d6Lwww.edacn.net_AA        } w
[Library]
$y`
r,]i9epFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardstd = $MODEL_TECH/../std
M4fcyIp/M6pMrwww.edacn.netaltera_base_v=$MODEL_TECH/../win32/altera_lib/altera_base_v //我建立的EDA中国门户网站xIexxk4Y
Dy
cyclone_v=$MODEL_TECH/../win32/altera_lib/cyclone_v //我建立的EDA中国门户网站vY'K6k1z
ieee = $MODEL_TECH/../ieeewww.edacn.netz
yk)RV6I:Yu|
verilog = $MODEL_TECH/../verilog为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章f`'@X/\J{K,zk7v
vital2000 = $MODEL_TECH/../vital2000
;Y4Uc}Yd为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章std_developerskit = $MODEL_TECH/../std_developerskit

DQ4I%hX4r
X%M
E0k最专业的FPGA/IC设计论坛synopsys = $MODEL_TECH/../synopsys
D4^n!S0L最专业的FPGA/IC设计论坛modelsim_lib = $MODEL_TECH/../modelsim_lib
V8qZ Knk#qjC最专业的FPGA/IC设计论坛;vhdl_psl_checkers = $MODEL_TECH/../vhdl_psl_checkers       // Source files only for this release
Y^[F*n]为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章;verilog_psl_checkers = $MODEL_TECH/../verilog_psl_checkers // Source files only for this releaseFPGA,CPLD,EDA,IC,Altera,Lattice,Xilinx,Modelsim,Synplify,Quartus,ispLever,ISE,Simulation,HDL,edacn,bbs,boardc2lU*b!c#`:L ^

3D&yf~8ejFPE|rwww.edacn.net如果不对,楼主帮忙修改下,谢谢.我出来的结果还是不对
chenhongyi的个人空间 chenhongyi 发布于2007-04-10 23:59:35
to zhang_anwen
_9BlPkiqwww.edacn.net就是这样的！
hanshus发布于2007-04-11 08:25:21
谢谢了！为您提供逻辑设计资料，IC设计资料，每天我们的精英团队都在提供更多的设计文章.CLZ _Z;mC
很好。
highball发布于2007-04-11 11:26:03
收益匪浅 期待楼主更多的原创
yuanchuang发布于2007-04-11 12:34:08
very good!
我来说两句

(可选)

日历

« 2008-11-19  
日 一 二 三 四 五 六
      1
2345678
9101112131415
16171819202122
23242526272829
30      

数据统计

  • 访问量: 6491
  • 日志数: 24
  • 商品数: 2
  • 建立时间: 2006-11-11
  • 更新时间: 2008-08-18

RSS订阅

Open Toolbar