<?xml version="1.0" encoding="gbk"?>
			<?xml-stylesheet type="text/css" href="http://www.edacn.net/css/rss.css"?>
			<rss version="2.0">
			  <channel>
			    <title>happist的个人空间</title>
			    <link>http://www.edacn.net/?uid-85912</link>
			    <description>交流和记录自己的体会</description>
			    <copyright>Copyright(C) happist的个人空间</copyright>
			    <generator>SupeSite/X-Space</generator>
			    <lastBuildDate>Sun, 23 Nov 2008 00:03:16 GMT</lastBuildDate><item>
								<title>FPGA架构的功耗问题（转）</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51789</link>
								<description><![CDATA[减少FPGA的功耗可带来许多好处，如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构，也需要有能驾驭架构组件的良好设计规范。<BR>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 本文将介绍F...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Thu, 31 Jul 2008 19:52:36 GMT</pubDate>
							</item>
							<item>
								<title>追寻理想的足迹（转）</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51755</link>
								<description><![CDATA[<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt"><FONT size=2><SPAN lang=EN-US>2007</SPAN><SPAN style="FONT-FAMILY: 宋体; mso-ascii-font-family: 'Times New Roman'; mso-hansi-font-family: 'Times New Roman'">年底我发表了一篇文章</SPAN><SPAN lang=EN-US>“</...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Sat, 26 Jul 2008 17:12:24 GMT</pubDate>
							</item>
							<item>
								<title>DSP+FPGA实时信号处理系统（转）</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51753</link>
								<description><![CDATA[<P>ＤＳＰ＋ＦＰＧＡ实时信号处理系统 <BR>摘要：简要叙述了常用的信号处理系统的类型与处理机结构，介绍了正逐步得到广泛应用的ＤＳＰ＋ＦＰＧＡ处理机结构，在此基础上提出了一种实时信号处理的线性流水阵列，并举例说明了该结构的具体实现，最后分析说明了此结构的优越...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Sat, 26 Jul 2008 10:56:26 GMT</pubDate>
							</item>
							<item>
								<title>FPGA设计注意的事情（转）</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51748</link>
								<description><![CDATA[<H2 class=center><FONT size=3>FPGA逻辑设计注意事项列表<BR>潘登</FONT></H2>
<DIV id=ArticleContent>
<P>　　这是一个在逻辑设计中注意事项列表，由此引起的错误常使得设计不可靠或速度较慢，为了提高设计性能和提高速度的可靠性，必须确定设计通过所有的这些检查。...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Sat, 26 Jul 2008 10:05:54 GMT</pubDate>
							</item>
							<item>
								<title>一个可笑的问题得以解决</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51738</link>
								<description><![CDATA[已经几天了，在使用ise启动modelsim仿真时老是说我新添加的模块没有定义，用ise检查语法完全没有问题，仔细对了几遍参数和端口也没有问题，实在郁闷。今天终于发现了：ise自动调用modelsim仿真会将要执行的命令写在一个自动产生的文件里面（.do），以前为了方便，我使用了...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Fri, 25 Jul 2008 16:07:24 GMT</pubDate>
							</item>
							<item>
								<title>一篇关于xilinx资料的好帖</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51631</link>
								<description><![CDATA[<SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体">俗话说“授之鱼不如授之以渔”，看到这边有人要资料有人送资料的，其实论坛不更应该是一个交流的空间么？那就让找资料更有效率一点，让大家花更多时间来交流吧。</SPAN>
<P class=MsoNormal style="TEXT-ALIGN: left" ...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Tue, 22 Jul 2008 12:46:50 GMT</pubDate>
							</item>
							<item>
								<title>设计中的矛盾</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51620</link>
								<description><![CDATA[目前一直在做router的转发引擎部分，都好长一段时间老是停留在功能仿真的阶段，对代码不停的进行修改，参考一些好的设计风格，参考论文对architecture也在修改，可是每次修改就需要不断的重复modesim仿真，很想去进入到下一个步骤，综合布局布线，进行静态时许分析，下到板...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Sun, 20 Jul 2008 14:20:38 GMT</pubDate>
							</item>
							<item>
								<title>FSM的设计</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51610</link>
								<description><![CDATA[<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt"><FONT size=3><FONT face=宋体><SPAN>FSM编码的目的：容易修改和理解；紧凑；方便调试；可以获得好的synthesis结果；<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /><o:p></o:p></SPAN></...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Fri, 18 Jul 2008 13:58:01 GMT</pubDate>
							</item>
							<item>
								<title>SystemVerilog的学习--RTL设计</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51564</link>
								<description><![CDATA[接触过VHDL，最后还是主要学习了verilog，以前用c语言做过单片机的开发，也用过VC开发环境，总感觉随着EDA工具的发展，硬件设计在这种基于HDL的设计方法上会向软件的方向靠拢，当然不是完全抛弃数字设计的原理，只是用一种更高级，更抽象的方法来描述数字电路。SystemVeri...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Tue, 15 Jul 2008 15:37:33 GMT</pubDate>
							</item>
							<item>
								<title>一个关于验证的好帖</title>
								<link>http://www.edacn.net/?uid-85912-action-viewspace-itemid-51563</link>
								<description><![CDATA[<P>在水木看到一个讨论现在<A nclick="javascript.:tagshow(event, '%C9%E8%BC%C6');" href="javascript.:;" target=_self><U><STRONG>设计</STRONG></U></A>和<A nclick="javascript.:tagshow(event, '%D1%E9%D6%A4');" href="javascript.:;" target=_self><U><STRONG>验...]]></description>
								<category>blog</category>
								<author>happist</author>
								<pubDate>Tue, 15 Jul 2008 15:24:56 GMT</pubDate>
							</item>
							
		</channel>
	</rss>